[发明专利]一种芯片包覆封装结构及其封装方法

说明书

本发明公开了一种芯片包覆封装结构及其封装方法，属于半导体封装技术领域。其芯片电极（112）的正面设有芯片电极钨塞孔（113），所述芯片单体（111）的正面设置钝化层（210），其钝化层开口（213）露出芯片电极钨塞孔（113）的正面，所述钝化层（210）的上表面设置再布线层（310），再布线层（310）与芯片电极钨塞孔（113）形成电气联通，并在再布线层（310）上方设置介电层（410），所述介电层开口（411）露出再布线层（310）的正面；在所述介电层开口（411）处设置铜凸块（500），与再布线（310）形成电气联通；在所述芯片单体（111）的四周和背面设置包封层（121）。本发明在晶圆重构前完成再布线层（210）的设置，解决了重构晶圆极小钝化层开口（213）对位偏移的问题。

技术领域

本发明涉及一种芯片包覆封装结构及其封装方法，属于半导体封装技术领域。

背景技术

随着无线手持设备、掌上电脑以及其他移动电子设备的增加，消费者对各种小外形、特征丰富产品的需求也与日俱增，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。圆片级芯片尺寸封装技术满足了电子产品向更加小型、更多功能、更高可靠性对电路组件的要求。然而圆片级芯片尺寸封装也面临着一些问题，随着芯片变的小而薄，而且其侧壁没有保护，在SMT时芯片的取放会造成边角应力，甚至芯片碎裂。尤其对于一些有着特殊性能的芯片，如带有钨塞孔的小开口、大电流的感光芯片，往往因其侧壁及背面实施保护不利，影响光屏蔽的效果，同时还存在漏电或短路现象。

发明内容

本发明的目的在于克服上述不足，针对带有钨塞孔的小开口、大电流芯片提供一种侧壁绝缘、遮光保护、不易漏电或短路、解决芯片表面溢胶的包覆封装结构及其封装方法。

本发明的目的是这样实现的：

本发明一种芯片包覆封装结构，其包括芯片单体和芯片电极，所述芯片电极嵌入芯片单体的上表面，

所述芯片电极的内部设有若干个芯片电极钨塞孔，所述芯片电极钨塞孔内填充金属钨，

所述芯片单体的正面设置钝化层并开设钝化层开口，所述钝化层开口开设在芯片电极钨塞孔上方，并露出芯片电极钨塞孔的正面，

所述钝化层的上表面设置再布线层，所述再布线层与芯片电极钨塞孔形成电气联通，并在再布线层上方设置介电层，并开设介电层开口，所述介电层开口露出再布线层的正面；

所述介电层开口处设置铜凸块，与再布线层形成电气联通，在铜凸块上方设置焊球；

还包括包封层，所述包封层包裹芯片单体侧壁并向上延展至介电层的侧面。

可选地，所述包封层还覆盖芯片单体的背面。

可选地，所述芯片包覆封装结构的下表面设置一体膜保护层。

可选地，所述钝化层开口范围为4~10微米。

可选地，所述包封层及一体膜保护层是具有光屏蔽特性的材料。

本发明还提供了一种芯片包覆封装结构的封装方法，其包括如下步骤：

步骤一，取集成电路晶圆，其表面设有带有芯片电极钨塞孔的芯片电极及相应电路布局，覆盖于晶圆上表面的钝化层于芯片电极上方开设钝化层开口露出芯片电极钨塞孔的正面；

步骤二，利用再布线工艺在钝化层上方设置再布线层，再布线层与钝化层开口处的芯片电极钨塞孔及芯片电极形成联通；

步骤三，利用光刻工艺在再布线层表面设置介电层，并开设介电层开口，介电层开口露出再布线层的正面；

步骤四，通过物理研磨的方法将晶圆背面进行减薄工艺，其减薄厚度根据实际情况确定，并将减薄的晶圆通过激光切割或者刀片物理切割的方式切成单颗，形成芯片单体；