[发明专利]具有电容失配校正功能的逐次逼近型模数转换器

权利要求书

1.具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：设置有P端DAC（102）、N端DAC（104）、比较器（106）、SAR逻辑电路（108）、校正逻辑电路（110）及校正控制电路（112），所述P端DAC（102）的输出端和N端DAC（104）的输出端分别连接比较器（106）的两个输入端，比较器（106）的输出连接接SAR逻辑电路（108），SAR逻辑电路（108）控制连接P端DAC（102）、N端DAC（104）及校正逻辑电路（110），校正控制电路（112）控制连接SAR逻辑电路（108）和校正逻辑电路（110）；

所述P端DAC（102）用于对输入相互进行采样、保持和量化，在校正时，P端DAC（102）的若干高位电容会由其自身的低位电容进行量化，用于确定高位电容的数字权重；

所述N端DAC（104），用于对输入信号地进行采样和量化，并提供量化过程中P端DAC的共模电压，且在每个电容进行校正之前，N端DAC（104）会用于消除P端DAC（102）与N端DAC（104）之间的失调和比较器（106）的失调；

所述比较器（106），用以对P端DAC（102）和N端DAC（104）之间的差分电压进行比较，并输出逻辑电平；

所述SAR逻辑电路（108），用于控制P端DAC（102）和N端DAC（104）电容开关的切换；

所述校正逻辑电路（110）用于完成对P端DAC（102）若干高位电容数字权重的计算以及正常工作时数字输出的计算；

所述校正控制电路（112），用于对SAR逻辑电路（108）和校正逻辑电路（110）的状态进行控制。

2.根据权利要求1所述的具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：在所述P端DAC（102）上进行模拟输入信号的输入，在N端DAC（104）上连接信号地。

3.根据权利要求1或2所述的具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：所述P端DAC（102）、N端DAC（104）的采用相同的DAC电路结构，且所述DAC电路结构包括高段电容阵列（202）、低段电容阵列（204）、小数电容阵列（206）以及C_C校正电容阵列（208），所述C_C校正电容阵列（208）连接小数电容阵列（206），小数电容阵列（206）连接低段电容阵列（204），所述高段电容阵列（202）与低段电容阵列（204）之间通过电容C_C进行耦合。

4.根据权利要求3所述的具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：在所述高段电容阵列（202）和低段电容阵列（204）内设置有至少一个二进制电容阵列。

5.根据权利要求4所述的具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：当所述高段电容阵列（202）和低段电容阵列（204）内设置有2个或以上二进制电容阵列时，每个二进制电容阵列最低位后面设置有一个冗余电容，且冗余电容与它前一个二进制电容阵列的最低位电容大小相同。

6.根据权利要求3所述的具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：所述小数电容阵列（206）以及C_C校正电容阵列（208）内部亦设置有至少一个二进制电容阵列。

7.根据权利要求1或2或4或5或6所述的具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：所述校正逻辑电路（110）用于输出校正电路的转换结果。

8.根据权利要求1或2或4或5或6所述的具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：所述SAR逻辑电路（108）采用连接控制的方式控制连接P端DAC（102）、N端DAC（104）及校正逻辑电路（110）。

9.根据权利要求1或2或4或5或6所述的具有电容失配校正功能的逐次逼近型模数转换器，其特征在于：所述校正控制电路（112）亦采用连接控制的方式控制连接SAR逻辑电路（108）和校正逻辑电路（110）。