[发明专利]一种可配置单稳态弱物理不可克隆函数电路

说明书

本发明公开了一种可配置单稳态弱物理不可克隆函数电路，包括时序控制器、行译码器、单元译码器、q个反相器、n个二输入异或门、m条字线和可配置PUF单元阵列，可配置PUF单元阵列包括按照1行2n列方式排布的2n个可配置PUF单元列电路，每个可配置PUF单元列电路分别包括位线、m个可配置PUF单元和一个数据锁存器，每个可配置PUF单元分别包括q个受控反相器和一个偏差放大输出电路，每个受控反相器分别包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；优点是能够灵活配置，单比特输出密钥对应面积的特征尺寸极小，且工作在近阈值以下(0.6V以下)可靠性仍然较高。

技术领域

本发明涉及一种弱物理不可克隆函数电路，尤其是涉及一种可配置单稳态弱物理不可克隆函数电路。

背景技术

物理不可克隆函数(PUF)电路可在硬件层面有效保障信息安全，因此受到了越来越多的关注。物理不可克隆函数电路是一种极具前途的“芯片指纹”提取电路,它通过捕捉工艺敏感电路(如PUF单元)的随机工艺偏差，来产生有限多个具有随机性、唯一性以及不可克隆性的输出密钥(ID)。这些输出密钥已被逐渐应用于信息安全领域，如芯片特征密钥存储、设备识别认证和知识产权保护等方面。

物理不可克隆函数电路可大致分为强PUF电路和弱PUF电路两大类。这里的强和弱并不代表PUF安全性的高和低，而仅代表PUF产生激励响应对(Challenge Response Pairs,CRPs)的能力。对于强PUF电路而言，由于PUF电路硬件资源重构使得各输出密钥之间不可避免的存在相关性，因此易受到建模攻击和机器学习攻击。而对于弱PUF电路，由于一个PUF单元通常仅能产生一位输出密钥且各PUF单元之间空间独立，使得各PUF单元输出密钥之间相互独立，因此具有很强的抗攻击能力。

单稳态弱PUF电路是弱PUF电路的典型代表。文献1(YANG K,DONG Q,BLAAUW D,etal.A553F² 2-transistor amplifier-based Physically Unclonable Function(PUF)with1.67％native instability[C].IEEE Solid-State Circuits Conference,2017,146-147.)中公开了基于2-T共源放大器设计的两款单稳态弱PUF单元结构(Type-I和Type-II)，结构如图1所示。每个PUF单元都由五级共源放大器构成，其中第一级2-T共源放大器栅-漏短接用于产生最大增益点电压，后四级共源放大器串联作为偏差放大器使用。在不考虑工艺偏差的前提下，第一级和后四级串联放大器具有相同的最大增益点。然而由于集成电路制造过程必然存在的随机工艺偏差使得第一级最大增益点与后四级有所不同，该微小偏差会被后四级放大器逐级放大至轨到轨电压(采用四级放大器将偏差放大到轨电压的比率99％)。最大增益点电压与供电电源电压VDD呈线性关系且与工艺角和温度紧密相关，但这些因素都不会影响PUF单元输出ID的可靠性，因为单个PUF单元内温度和电压变化相同，最终输出的ID值仅由PUF单元内部的随机工艺偏差决定。为了保证PMOS的漏-源电压的绝对值大于200mV，需使NMOS管的阈值电压明显低于PMOS管。如此便形成了两种PUF单元：第一种PUF单元(Type-I)PMOS管采用高阈值，NMOS管采用低阈值；第二种(Type-II)PMOS管采用高阈值，NMOS管采用普通阈值并增加正向体偏置。CTAT体偏置电压由漏-栅短接的反相器和运放构成。为使工艺偏差最大化，两种类型的PUF单元中所有的MOS管均使用最小尺寸。