[发明专利]半导体器件及其制造方法

说明书

本申请提供一种半导体器件及其制造方法。一种半导体器件，包括：在衬底上方的层叠线结构，其包括位线；有源层，其位于比层叠线结构高的水平处并且与位线平行；电容器，其位于比有源层高的水平处；第一插塞，其向下延伸以穿过有源层与位线耦接；第二插塞，其形成在有源层与电容器之间；以及字线，其在与有源层交叉的同时在与位线交叉的方向上延伸。

相关申请的交叉引用

本申请要求于2019年6月14日提交的申请号为10-2019-0070998的韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

本发明的各个实施例涉及一种半导体器件，更具体地，涉及一种包括掩埋位线的半导体器件及用于制造半导体器件的方法。

背景技术

最近，为了增加存储器件的净裸片(net die)，使存储单元的尺寸不断减小。

随着存储单元的尺寸变得更精细，应该减小寄生电容Cb并且增大电容。

然而，由于存储单元的结构限制，难以增加净裸片。

发明内容

本发明的实施例针对一种包括高度集成的存储单元的半导体器件及其制造方法。

根据本发明的实施例，一种半导体器件包括：包括位线的层叠线结构，所述层叠线结构位于衬底上方；有源层，其位于比层叠线结构高的水平处并且与位线平行；电容器，其位于比有源层高的水平处；第一插塞，其延伸穿过有源层以耦接到位线；第二插塞，其形成在有源层与电容器之间，以将有源层耦接到电容器；以及字线，其在与有源层交叉的同时在与位线交叉的方向上延伸。半导体器件还可以包括隔离层，其围绕有源层的侧壁。隔离层可以包括：第一隔离层，其包括位于层叠线结构的两个侧壁上的气隙；以及第二隔离层，其形成在有源层的第二对侧壁上，其中，第一隔离层延伸以覆盖有源层的第一对侧壁。层叠线结构包括多个层叠线结构，并且第一隔离层设置在层叠线结构之间。有源层包括多个有源层，并且第二隔离层设置在所述有源层之间。第二插塞包括彼此间隔开的一对第二插塞，并且第二插塞直接与有源层直接接触。字线包括平面栅极、鳍式栅极、竖直栅极或掩埋栅极。

根据本发明的又一实施例，一种用于制造半导体器件的方法包括：在衬底上方制备多个层叠线结构，每个层叠线结构包括位线和线型有源层；通过切割线型有源层形成多个岛型有源层；形成第一插塞，其穿过岛型有源层耦接到位线；在岛型有源层上方形成字线；形成第二插塞，其耦接到每个岛型有源层的两侧；以及形成分别耦接到第二插塞的多个电容器。

通过下面结合附图的详细描述，本发明的这些特征和其他特征以及优点对于本领域的技术人员将变得显而易见。

附图说明

图1A至图1D示出了根据本发明实施例的半导体器件。

图2A至图13C示出了根据本发明实施例的用于制造半导体器件的方法。

图14A至图14D示出了用于形成衬底叠层的方法。

图15至图17是示出根据本发明的其他实施例的半导体器件的平面图。

图18A和图18B示出了图17中所示的字线。

图19A和图19B示出了根据本发明另一实施例的半导体器件。

图20是示出根据本发明另一实施例的半导体器件的立体图。

具体实施方式

下面将参考附图更详细地描述本发明的各种实施例。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例，使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相似的附图标记指代类似的部件。