[发明专利]主机时钟位滑动校准

说明书

本申请案涉及主机时钟位滑动校准。在本文中揭示用于在主机装置处将有效取样延迟施加到例如来自嵌入式多媒体卡eMMC装置的输入信号或时钟信号中的一者的装置及技术。所述主机装置可相对于所述时钟信号的第一边缘将可配置延迟施加到所述输入信号或所述时钟信号中的一者、使用所述时钟信号根据所述可配置延迟对所述输入信号进行取样，且将所述经取样输入信号选择性地对准到所述时钟信号的后续第二边缘以扩展所述主机装置的所述可配置延迟。

技术领域

本发明涉及存储器装置，特定来说涉及主机时钟位滑动校准。

背景技术

存储器装置是为主机系统(例如，计算机或其它电子装置)提供电子数据存储的半导体电路。存储器装置可为易失性或非易失性的。易失性存储器需要电力来维持数据，且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)以及其它存储器的装置。非易失性存储器可在不供电时存留所存储数据，且包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器、例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)以及其它存储器的装置。

主机系统通常包含主机处理器、用以支持主机处理器的第一量的主要存储器(例如，通常为易失性存储器，例如DRAM)及除主要存储器以外或与主要存储器分开的提供额外存储以存留数据的一或多个存储系统(例如，通常为非易失性存储器，例如快闪存储器)。

例如固态驱动器(SSD)、通用快闪存储(UFS^TM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMC)等的存储系统可包含存储器控制器及一或多个存储器装置，包含若干个裸片或逻辑单元(LUN)。在特定实例中，每一裸片可包含若干个存储器阵列及在其上的外围电路系统，例如裸片逻辑或裸片处理器。所述存储器控制器可包含经配置以通过通信接口(例如，双向并行或串行通信接口)与主机(例如，主机处理器或接口电路系统)通信的接口电路系统。所述存储器控制器可从主机系统接收与存储器操作或指令相关联的命令或操作，例如用以在存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据或地址数据等)的读取或写入操作、用以从存储器装置擦除数据的擦除操作、执行驱动管理操作(例如，数据迁移、无用单元收集、块退隐)等。

发明内容

根据本申请案的一方面，提供一种系统。所述系统包括：主机的主机输入电路，所述主机经配置以将数据及时钟信号传递到存储器装置，所述主机输入电路经配置以将有效取样延迟施加到输入信号或时钟信号中的一者，所述主机输入电路包含：延迟电路，其经配置以相对于所述时钟信号的第一边缘将有限范围的可配置延迟施加到所述输入信号或所述时钟信号中的一者；取样电路，其经配置以使用所述时钟信号根据所述可配置延迟对所述输入信号进行取样；及选择电路，其经配置以将所述经取样输入信号选择性地对准到所述时钟信号的后续第二边缘以扩展所述主机输入电路的所述可配置延迟。

根据本申请案的另一方面，提供一种系统。所述系统包括：主机输入电路，其经配置以针对输入信号或时钟信号中的一者确定有效取样延迟，所述主机输入电路包含：延迟电路，其经配置以相对于所述时钟信号的选定边缘将可配置延迟施加到所述输入信号或所述时钟信号中的一者；及取样电路，其经配置以使用所述时钟信号根据所述可配置延迟对所述输入信号进行取样；其中所述主机输入电路经配置以选择所述时钟信号的第一边缘、调整所述可配置延迟，且针对所述时钟信号的所述选定第一边缘使用所述经取样输入信号以若干个可配置延迟确定第一有效取样窗，其中所述主机输入电路经配置以选择所述时钟信号的第二边缘、调整所述可配置延迟，且针对所述时钟信号的所述选定第二边缘使用所述经取样输入信号以若干个可配置延迟确定第二有效取样窗，且其中所述主机输入电路经配置以针对所述时钟信号的所述第一边缘及所述第二边缘使用所述第一有效取样窗及所述第二有效取样窗选择可配置延迟。