[发明专利]基于电阻分压读取的阻变型存储单元

说明书

本发明公开了一种基于电阻分压读取的阻变型存储单元，包括：第一晶体管；阻变单元，其一端与第一晶体管的漏极实现串联连接，连接点作为分压点；以及第二晶体管，其栅极连接至该分压点；其中，第一晶体管与阻变单元实现电阻分压。本发明提供的该基于电阻分压读取的阻变型存储单元，利用一晶体管与阻变单元的电阻分压、并利用另一晶体管的栅极将分压点的电压变化信号放大来增加由高低阻态引起的读取窗口，有利于减小器件及工艺参数波动带来的误读。

技术领域

本发明涉及电路结构及存储技术领域，尤其涉及一种基于电阻分压读取的阻变型存储单元。

背景技术

在传统的阻变型存储器(Resistive memory，RRAM)中，一般采用一晶体管一阻变单元(one-transistor-one-resistor，1T1R)的结构。在进行读操作时，打开选中单元的字线(word-line，WL)，通过读取源线(source line，SL)和位线(bitline，BL)之间的电流来读出数据，读取窗口由阻变存储单元的高低阻态引起的电流变化而决定。然而，由于器件本身有限的电阻值变化范围，阻变存储器面临着读取窗口小的问题，且较小的读取窗口对器件参数波动的容忍程度十分有限，容易造成误读。

发明内容

有鉴于此，本发明提供了一种基于电阻分压读取的阻变型存储单元，以至少部分解决上述技术问题。

本发明提供的该基于电阻分压读取的阻变型存储单元，包括：

第一晶体管；

阻变单元，其一端与第一晶体管的漏极实现串联连接，连接点作为分压点；以及

第二晶体管，其栅极连接至该分压点；

其中，该第一晶体管与该阻变单元实现电阻分压。

其中，一些实施例中：

该第一晶体管的源极连接至源线，且该第一晶体管的栅极连接至第一字线；

该阻变单元的另一端连接至第一位线；

该第二晶体管的源极接地，该第二晶体管的漏极连接至第二位线；

进一步的，其中的源线接地，第一字线连接至电压，第一位线和第二位线分别连接至读电压。

一些实施例中，该阻变型存储单元还包括：

第N晶体管，该第N晶体管与第N-1晶体管串联连接，其中，N为大于2的整数。

一些实施例中，该第N晶体管的源极连接至第N-1晶体管的漏极，且第N晶体管的漏极连接至上述第二位线，该第N晶体管的栅极连接至第二字线；

进一步的，该第二字线连接至电压。

本发明提供的该基于电阻分压读取的阻变型存储单元，具有以下有益效果：

(1)本发明利用一晶体管与阻变单元的电阻分压、并利用另一晶体管的栅极将分压点的电压变化信号放大来增加由高低阻态引起的读取窗口，通过电阻分压的读取方式，可有效增加阻变型存储器的读取窗口，有利于减小有器件及工艺参数波动带来的误读；

(2)通过增加独立的读位线，本发明避免了对于阻变单元的直接读干扰，可以允许读电线电压大幅度变化，增加读取窗口的同时减小了读干扰引起的误写入效果。

附图说明

图1是传统1T1R存储单元及其读操作时的偏压状态图；

图2是图1中存储单元的高阻态与低阻态对应的单元电流分布；

图3是本发明第一实施例2T1R存储单元(垂直方向RBL)及其读操作时的偏压状态图；