[发明专利]一种基于片上系统的H桥驱动电路的IP核

权利要求书

1.一种基于片上系统的H桥驱动电路的IP核，其特征在于，包括：

接口模块，包括8086接口、SPI接口和周期信号接口，用于接收数据控制信号和周期信号；

寄存器模块，包括PWM寄存器、时钟寄存器和状态寄存器，所述的PWM寄存器和状态寄存器均与8086接口和SPI接口连接；

PWM波形发生器，其输入端与PWM寄存器和时钟寄存器连接，输出端与H桥驱动器连接，

H桥驱动器，其输入端分别与PWM波形发生器的输出端和周期信号接口连接，输出单相电流型PWM整流器的上下桥臂开关的PWM驱动信号；

所述的PWM波形发生器为H桥驱动器的两个下桥臂提供驱动信号，其中一路信号为：PWM寄存器信号与计数器比较后输出，另一路信号为：PWM寄存器信号经过加法移位寄存器移位再与计数器比较后输出。

2.根据权利要求1所述的一种基于片上系统的H桥驱动电路的IP核，其特征在于，所述的周期信号接口为过零检测周期信号接口，将正负周期信号输入H桥驱动器中。

3.根据权利要求1所述的一种基于片上系统的H桥驱动电路的IP核，其特征在于，所述的周期信号接口为H桥驱动器的两个上桥臂提供驱动信号。

4.根据权利要求1所述的一种基于片上系统的H桥驱动电路的IP核，其特征在于，所述的时钟寄存器提供10KHz的开关频率，通过六分频器和八位计数器实现。

5.根据权利要求1所述的一种基于片上系统的H桥驱动电路的IP核，其特征在于，所述的PWM寄存器为由三态缓冲器和D锁存器构成的数据锁存器。

6.根据权利要求1所述的一种基于片上系统的H桥驱动电路的IP核，其特征在于，还包括反馈输入装置，所述的反馈输入装置输入端与H桥驱动器的反馈故障输出端连接，用于获取故障PWM信号，输出端与状态寄存器连接。

7.根据权利要求1所述的一种基于片上系统的H桥驱动电路的IP核，其特征在于，所述的IP核通过CPLD实现。