[发明专利]一种基于片上系统的H桥驱动电路的IP核

说明书

本发明涉及一种基于片上系统的H桥驱动电路的IP核，包括：接口模块，包括8086接口、SPI接口和周期信号接口，用于接收数据控制信号和周期信号；寄存器模块，与接口模块连接；PWM波形发生器，其输入端与寄存器模块连接，输出端与H桥驱动器连接，H桥驱动器，其输入端分别与PWM波形发生器的输出端和周期信号接口连接，输出单相电流型PWM整流器的上下桥臂开关的PWM驱动信号。与现有技术相比，本发明通过在CPLD中将所设计的H桥驱动电路信号封装在IP内核中，并可进行多功能的接口设计与功能实现，可适用于多种关于H桥驱动电路的驱动信号的设计上，大大减轻了开发人员的开发周期，提高了效率。

技术领域

本发明涉及一种H桥驱动电路，尤其是涉及一种基于片上系统的H桥驱动电路的IP核。

背景技术

现有的H桥驱动电路MOS管的门极和源极之间存在较大的结电容，结电容的存在延缓了MOS管门极驱动电压的上升和下降时间，从而阻碍了H桥驱动电路输出频率的提高。现有技术不能满足通用型的H桥驱动电路信号的产生，简单设计不能承载多功能的接口，不能灵活性的设置开关管的死区时间，从一些多功能的要求上并不满足；多数使用H桥芯片直接驱动负载单元，针对H桥驱动的设计要求并不能通过简单的IP内核进行设计，简单的片上系统内部的集成度和灵活性并不如CPLD，现有技术通过CPLD实现的少之又少；在CPLD内部并没有针对H桥驱动电路的IP内核设计。

发明内容

本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种具有多功能的通用性的基于片上系统的H桥驱动电路的IP核，在FPGA/CPLD上可方便实现和修改操作，相对来说大大缩短了产品的开发周期。

本发明的目的可以通过以下技术方案来实现：

一种基于片上系统的H桥驱动电路的IP核，包括：

接口模块，包括8086接口、SPI接口和周期信号接口，用于接收数据控制信号和周期信号；

寄存器模块，与接口模块连接；

PWM波形发生器，其输入端与寄存器模块连接，输出端与H桥驱动器连接，

H桥驱动器，其输入端分别与PWM波形发生器的输出端和周期信号接口连接，输出单相电流型PWM整流器的上下桥臂开关的PWM驱动信号。

所述的周期信号接口为过零检测周期信号接口，将正负周期信号输入H桥驱动器中。

所述的寄存器模块包括PWM寄存器、时钟寄存器和状态寄存器，所述的PWM寄存器和状态寄存器均与8086接口和SPI接口连接。

所述的PWM波形发生器为H桥驱动器的两个下桥臂提供驱动信号，其中一路信号为：PWM寄存器信号与计数器比较后输出，另一路信号为：PWM寄存器信号经过加法移位寄存器移位再与计数器比较后输出。

所述的周期信号接口为H桥驱动器的两个上桥臂提供驱动信号。

所述的时钟寄存器提供10KHz的开关频率，通过六分频器和八位计数器实现。

所述的PWM寄存器为由三态缓冲器和D锁存器构成的数据锁存器。

IP核还包括反馈输入装置，所述的反馈输入装置输入端与驱动芯片ACPL-332J的FAULT反馈故障输出端连接，用于获取驱动芯片反馈的故障PWM信号，输出端与状态寄存器连接，将结果送入到接口母线经由控制芯片处理反馈信号。

所述的IP核通过CPLD实现。

与现有技术相比，本发明具有以下优点：