[发明专利]触发器电路

权利要求书

1.一种触发器电路，其特征在于，包括主锁存器、从锁存器以及第一逻辑电路，

所述主锁存器包括第一传输门、第一反相器、第二传输门以及第二反相器，所述第一传输门与所述第一反相器串联，所述第二传输门与所述第二反相器串联，所述第二传输门与所述第二反相器串联组成的串联电路与所述第一反相器并联；

所述从锁存器包括第三传输门、第三反相器、第四传输门以及第四反相器，所述第三传输门与所述第三反相器串联，所述第四传输门与所述第四反相器串联，所述第四传输门与所述第四反相器串联组成的串联电路与所述第三反相器并联，所述第三传输门的远离所述第三反相器的一端与所述第一反相器的远离所述第一传输门的一端连接；

所述第一逻辑电路包括连通端顺次连接的第一开关、第二开关以及第三开关，所述第一开关的远离所述第二开关的连通端与电源连接，所述第一开关的控制端受时钟信号的反向信号控制；

所述第二开关的控制端受所述从锁存器的节点电压控制；

所述第三开关的控制端与所述第一反相器的一端连接，所述第三开关的远离所述第二开关的连通端与所述第一反相器的另一端连接。

2.根据权利要求1所述的触发器电路，其特征在于，所述第二开关的控制端与所述第三反相器的远离所述第三传输门的一端的节点连接，所述第三开关的控制端连接于所述第一传输门与所述第一反相器之间，所述第三开关的远离所述第二开关的连通端连接于所述第一反相器与所述第三传输门之间。

3.根据权利要求1所述的触发器电路，其特征在于，所述第二开关的控制端连接于第三传输门与所述第三反相器之间的节点，所述第三开关的控制端连接于所述第一反相器与所述第三传输门之间，所述第三开关的远离所述第二开关的连通端连接于所述第一传输门与所述第一反相器之间。

4.根据权利要求2或3所述的触发器电路，其特征在于，所述第一开关、第二开关以及第三开关均为PMOS管。

5.根据权利要求1所述的触发器电路，其特征在于，还包括第二逻辑电路，所述第二逻辑电路包括连通端顺次连接的第四开关、第五开关以及第六开关，

所述第四开关的控制端与所述第一反相器的一端连接，所述第四开关的远离所述第五开关的连通端与所述第一反相器的另一端连接；

所述第五开关的控制端受所述从锁存器的节点电压控制；

所述第六开关的控制端受所述时钟信号控制，所述第六开关的远离所述第五开关的连通端接地。

6.根据权利要求5所述的触发器电路，其特征在于，所述第四开关的控制端连接于所述第一传输门与所述第一反相器之间，所述第四开关的远离所述第五开关的连通端连接于所述第一反相器与所述第三传输门之间；

所述第五开关的控制端与所述第三反相器的远离所述第三传输门的一端的节点连接。

7.根据权利要求5所述的触发器电路，其特征在于，所述第四开关的控制端连接于所述第一反相器与所述第三传输门之间，所述第四开关的远离所述第五开关的连通端连接于所述第一传输门与所述第一反相器之间；

所述第五开关的控制端连接于所述第三传输门与所述第三反相器之间的节点。

8.根据权利要求6或7所述的触发器电路，其特征在于，所述第四开关、第五开关以及第六开关均为NMOS管。

9.根据权利要求1所述的触发器电路，其特征在于，还包括第三逻辑电路，所述第三逻辑电路包括连通端顺次连接的第七开关和第八开关，所述第七开关的远离所述第八开关的连通端与电源连接，所述第七开关的控制端受时钟信号的控制；

所述第八开关的控制端与所述第三反相器的一端连接，所述第八开关的远离所述第七开关的连通端与所述第三反相器的另一端连接。

10.根据权利要求9所述的触发器电路，其特征在于，所述第八开关的控制端与所述第三反相器的远离所述第三传输门的一端连接，所述第八开关的远离所述第七开关的连通端连接于所述第三反相器与所述第三传输门之间。