[发明专利]应用于伪静态随机存取存储器的控制电路及其控制方法

权利要求书

1.一种控制电路，适用于伪静态随机存取存储器，所述控制电路包括：

写入数据判断电路，配置为计数并比较所述伪静态随机存取存储器的数据输入次数与数据实际写入次数以产生写入匹配信号，并依据所述伪静态随机存取存储器的所述数据输入次数的计数操作来产生写入计数时脉信号；以及

时脉产生电路，耦接所述写入数据判断电路，配置为依据所述写入匹配信号与所述写入计数时脉信号以产生前导信号，并依据所述前导信号产生行地址选通时脉信号与控制信号，其中时脉产生电路依据所述写入匹配信号与所述写入计数时脉信号决定是否动态延迟所述前导信号以延迟或省略所述伪静态随机存取存储器的行选择线信号的脉冲。

2.根据权利要求1所述的控制电路，其中所述数据实际写入次数为将数据由所述伪静态随机存取存储器的外部输入至所述伪静态随机存取存储器的次数，且所述数据实际写入次数为将所述数据由所述伪静态随机存取存储器的内部写入至所述伪静态随机存取存储器的动态随机存取存储器阵列的次数。

3.根据权利要求1所述的控制电路，其中当所述写入匹配信号为第一逻辑电平时，所述时脉产生电路动态延迟所述前导信号以调整所述行地址选通时脉信号与所述控制信号的时序。

4.根据权利要求1所述的控制电路，其中当所述数据输入次数大于所述数据实际写入次数时，时脉产生电路调整所述行地址选通时脉信号与所述控制信号的时序而使所述伪静态随机存取存储器以比基准时脉信号更短的周期来进行非同步写入操作，当所述数据输入次数小于或等于所述数据实际写入次数时，时脉产生电路调整所述行地址选通时脉信号与所述控制信号的时序而使所述伪静态随机存取存储器以相同于所述基准时脉信号的周期进行同步写入操作。

5.根据权利要求1所述的控制电路，其中所述控制电路还包括：

地址解码器，耦接所述写入数据判断电路，所述地址解码器可产生计数起始信号与写入旗标信号，并将所述计数起始信号与所述写入旗标信号提供给所述写入数据判断电路。

6.根据权利要求1所述的控制电路，其中所述伪静态随机存取存储器包括输入输出电路，所述输入输出电路接收所述行地址选通时脉信号与所述控制信号，且所述输入输出电路依据所述行地址选通时脉信号以及所述控制信号来产生所述行选择线信号，并依据所述行选择线信号将数据依序写入所述伪静态随机存取存储器的动态随机存取存储器阵列。

7.根据权利要求1所述的控制电路，其中所述写入数据判断电路包括：

第一计数器，在写入操作中，对由外部以基准时脉信号输入至所述伪静态随机存取存储器的数据进行计数，以产生所述数据输入次数；

第二计数器，在所述写入操作中，对以所述行地址选通时脉信号而写入至所述动态随机存取存储器阵列的数据进行计数，以产生所述数据实际写入次数，其中所述行地址选通时脉信号的初始周期小于所述基准时脉信号的周期；

比较器，耦接所述第一计数器与所述第二计数器，用以比较所述数据输入次数及所述数据实际写入次数，并且当所述数据输入次数等于所述数据实际写入次数时，所述写入匹配信号转态为第一逻辑电平。