[发明专利]一种多芯片集成封装结构

说明书

本发明提供一种多芯片集成封装结构，本发明通过聚合物层实现至少两个单芯片封装体的粘合，减小叠置体的厚度。且利用由单芯片封装体形成的多芯片封装体进行垂直型多芯片封装和三维立体封装，实现了电引出的灵活多变，且能够增大焊盘所能占据面积，防止焊盘间距的过分窄导致的短路问题。

技术领域

本发明涉半导体集成电路封装领域，属于H01L23/00分类号下，尤其涉及一种多芯片集成封装结构。

背景技术

集成电路封装是伴随集成电路的发展而前进的。随着宇航、航空、机械、轻工、化工等各个行业的不断发展，整机也向着多功能、小型化方向变化。这样，就要求集成电路的集成度越来越高，功能越来越复杂。相应地要求集成电路封装密度越来越大，引线数越来越多，而体积越来越小，重量越来越轻，更新换代越来越快，封装结构的合理性和科学性将直接影响集成电路的质量。因此，对于集成电路的制造者和使用者，除了掌握各类集成电路的性能参数和识别引线排列外，还要对集成电路各种封装的外形尺寸、公差配合、结构特点和封装材料等知识有一个系统的认识和了解。以便使集成电路制造者不因选用封装不当而降低集成电路性能；也使集成电路使用者在采用集成电路进行征集设计和组装时，合理进行平面布局、空间占用，做到选型恰当、应用合理。

对于三维的集成电路封装，其电极端往往位于芯片的正上方，其通过焊球或者焊线与封装基板进行电连接时，往往会增加三维封装的高度，不利于集成度和微型化，且多芯片的堆叠的散热性能较差，不利于可靠性。

发明内容

本发明提供了一种垂直型多芯片集成封装结构，包括：

第一封装基板，具有相对的上表面和下表面；

多芯片封装体，其通过设置于所述上表面上，且所述多芯片封装体通过其内部的第一再布线层电连接至所述第一封装基板；

塑封树脂，形成于所述上表面上，且包裹所述多芯片封装体；

其特征在于，所述多芯片封装体还包括板状的多个单芯片封装体，所述单芯片封装体的每一个均包括一顶面、一底面和四个侧面，所述四个侧面中的第一侧面具有第一引出端子，所述第一引出端子与所述第一再布线层直接物理以及电连接，所述单芯片封装体的每一个均垂直于所述再布线层和所述第一封装基板。

其中，所述单芯片封装体的每一个均包括：

芯片；

塑封层，包覆所述芯片的侧表面的；

钝化层，覆盖所述芯片和所述塑封层的上表面；

所述第一引出端子，嵌入于所述塑封层内，且从所述单芯片封装体的四个侧面的至少一个侧面露出；

导电层，其形成于所述钝化层上，且电连接所述芯片和所述第一引出端子；

聚合物层，其覆盖所述导电层，且所述聚合物层内无任何开口或通孔结构。

其中，所述聚合物层为热塑性树脂材料、水溶性塑料等，所述多芯片封装体由多个单芯片封装体利用各自的聚合物层直接粘合得到，无需其他粘合层。

其中，所述四个侧面中的第二侧面也具有第二引出端子。

其中，所述第二侧面与所述第一侧面相对设置，且在所述第二侧面具有与所述第二引出端子直接物理以及电连接的第二再布线层，所述第二再布线层电连接至第二封装基板。

其中，所述第二侧面与所述第一侧面相邻设置，且所述第二引出端子通过焊线电连接至所述第一封装基板。

本发明还提供了另一种多芯片集成封装结构，包括：

封装基板，具有相对的上表面和下表面；