[发明专利]一种半导体器件的制作方法

说明书

本申请实施例提供了一种半导体器件的制作方法，该半导体器件包括依次形成的元件层、第一绝缘层和介质层，其中，所述介质层包括位于所述第一绝缘层表面的刻蚀阻挡层和第一介电层，且所述介质层中具有第二通孔，该方法包括：在所述刻蚀阻挡层形成之后及所述第二通孔形成之前的预设时间，对半导体器件进行检测，获取半导体器件的检测结果；如果半导体器件的检测结果不满足第一条件，去除介质层；在第一绝缘层表面背离元件层一侧重新生长介质层；直至半导体器件的检测结果满足第一条件，以降低由于半导体器件中介质层的形成存在缺陷而影响所述半导体器件良率的概率，从而提高半导体器件的成品良率。

技术领域

本申请涉及半导体器件制造技术领域，尤其涉及一种半导体器件的制作方法。

背景技术

随着半导体技术的发展，半导体芯片制造行业也随之日益壮大，因此，市场对半导体芯片的质量需求也日益提高。

目前，半导体芯片的生产都是批量生产，具体制作时，每一颗半导体芯片的完成需要经历上千道工序，如薄膜，光刻，刻蚀，抛光等工艺，这其中任何一道工艺出现严重问题必将影响整颗半导体芯片的最终良率及可靠性，从而导致现有半导体芯片的成品良率比较低。

发明内容

为解决上述技术问题，本申请实施例提供了一种半导体器件的制作方法，以提高半导体器件的成品良率。

为实现上述目的，本申请提供如下技术方案：

一种半导体器件的制作方法，所述半导体器件包括元件层、位于所述元件层第一侧表面的第一绝缘层、位于所述第一绝缘层背离所述元件层一侧的介质层，其中，所述第一绝缘层中具有至少一个第一通孔，所述第一通孔内填充有与所述元件层电连接的第一插接件，所述介质层包括位于所述第一绝缘层表面的刻蚀阻挡层和第一介电层，所述第一介电层的介电常数小于4F/m；该制作方法包括：

步骤1：在所述介质层形成过程中，在预设时间，对所述半导体器件进行检测，获取所述半导体器件的检测结果；

步骤2：如果所述半导体器件的检测结果不满足第一条件，去除所述介质层；

步骤3：在所述第一绝缘层表面背离所述元件层一侧重新生长所述介质层；

步骤4：重复步骤1-步骤3，直至所述半导体器件的检测结果满足第一条件；

其中，所述介质层中具有第二通孔，所述第二通孔填充有与所述第一插接件电连接的第二插接件，所述预设时间位于所述刻蚀阻挡层形成之后以及所述介质层中第二通孔的形成之前。

可选的，该方法在步骤2之后，步骤3之前，该方法还包括：

对所述第一绝缘层抛光第一时间，去除部分所述第一绝缘层与部分所述第一插接件。

可选的，所述第一时间的取值范围为1s-4s，包括端点值。

可选的，所述预设时间位于所述刻蚀阻挡层制作完成后，所述第一介电层形成之前，如果所述半导体器件的检测结果不满足第一条件，去除所述介质层包括：

如果所述半导体器件的检测结果不满足第一条件，且所述刻蚀阻挡层的厚度小于第一预设值，在所述刻蚀阻挡层表面形成缓冲层；

对所述缓冲层和所述刻蚀阻挡层进行抛光，直至去除所述刻蚀阻挡层；

其中，所述缓冲层的硬度小于所述刻蚀阻挡层且不大于所述第一介电层的硬度，且所述缓冲层的质地比所述刻蚀阻挡层软且不比所述第一介电层的质地软。

可选的，所述缓冲层为硅酸乙酯层。

可选的，所述预设时间为所述第一介电层形成后，如果所述半导体器件的检测结果不满足第一条件，去除所述介质层包括：

刻蚀部分所述第一介电层，保留第一厚度的第一介电层；