[发明专利]一种扫描链的加密解密电路及集成电路

说明书

本发明公开了一种扫描链的加密解密电路及集成电路。加密解密电路包括：认证使能电路、锁信号处理电路、反熔丝一次可编程存储器以及链式反馈移位寄存器电路；认证使能电路用于在第一次检测到扫描触发器的模式选择信号为扫描移位模式对应的状态时输出认证使能信号；锁信号处理电路用于从反熔丝一次可编程存储器中获取锁信号；在认证使能信号有效时将锁信号发送至链式反馈移位寄存器电路，由链式反馈移位寄存器电路对锁信号和密钥进行匹配处理；在认证使能信号失效后将移位的锁信号发送至链式反馈移位寄存器电路，由链式反馈移位寄存器电路根据匹配结果对扫描链进行加密处理或解密处理。本发明可以提高加密解密电路的密钥被破解的难度。

技术领域

本发明属于集成电路技术领域，具体涉及一种扫描链的加密解密电路及集成电路。

背景技术

在集成电路技术领域中，为了提高集成电路的可控制性和可观察性，通常会对集成电路进行扫描测试。对集成电路进行扫描测试，需要将集成电路中的普通触发器替换成扫描触发器；然后，将扫描触发器串行连接；具体的，在先的扫描触发器的输出端连接在后的扫描触发器的输入端，这样，便构成了集成电路的扫描链。其中，扫描触发器与普通触发器的区别在于，扫描触发器具有可以选择工作模式的扫描使能端口。这样，通过变换扫描使能端口的电平，可以控制扫描链中的扫描触发器在正常的功能采样模式和扫描移位模式之间切换，即可以控制扫描链在功能采样模式和扫描移位模式之间切换。从而达到对集成电路进行扫描测试的目的。然而，在集成电路中添加了扫描链后，通过分析扫描链输出的数据可以推测集成电路内部敏感的数据或电路结构，从而造成泄密；或者，通过向扫描链输入非正常的测试信号，可以使集成电路的工作状态产生异常。因此，需要为扫描链设置加密解密电路，以确保集成电路在扫描测试阶段的安全性。

相关技术中，扫描链的加密解密电路包括：移位寄存器；该移位寄存器，用于接收用户输入的密钥，将该密钥进行移位，并将移位产生的信号分别输出给扫描链中的各个扫描触发器的扫描使能端，以使各个扫描触发器均工作在扫描移位模式。当密钥不正确时，将移位产生的信号输出给扫描链中的各个扫描触发器的扫描使能端口后，扫描链中的各个扫描触发器，有些处于扫描移位模式，有些则处于功能采样模式。这样，扫描链无法正常工作，便可以防止上述的异常情况产生。

然而，由于移位寄存器中的触发器的数量限制了密钥的位数，因此，现有的加密解密电路的密钥被破解的难度较低，从而难以确保集成电路在扫描测试阶段的安全性。

发明内容

为了解决现有技术中存在的上述问题，本发明实施例提供了一种扫描链的加密解密电路及集成电路。

本发明要解决的技术问题通过以下技术方案实现：

第一方面，本发明实施例提供了一种扫描链的加密解密电路，该加密解密电路应用于集成电路中，该加密解密电路包括：

认证使能电路、锁信号处理电路、反熔丝一次可编程存储器以及链式反馈移位寄存器电路；

其中，所述认证使能电路，用于在所述集成电路上电或复位后，当第一次检测到所述集成电路中的扫描触发器的模式选择信号为扫描移位模式对应的状态时，输出在预设时长内有效的认证使能信号；

所述锁信号处理电路，用于在所述集成电路上电或复位时，从所述反熔丝一次可编程存储器中，获取预先存储的锁信号；还用于在所述认证使能信号有效时，将所述锁信号发送至所述链式反馈移位寄存器电路；以及在所述认证使能信号失效后，对所述锁信号进行移位处理，得到移位锁信号，并将所述移位锁信号发送至所述链式反馈移位寄存器电路；

所述链式反馈移位寄存器电路，用于在所述认证使能信号有效时，接收所述锁信号和用户输入的密钥，并对所述密钥和所述锁信号进行匹配处理，得到匹配结果；以及在所述认证使能信号失效后，响应于所述匹配结果为匹配，对所述扫描链进行解密处理，或者，响应于所述匹配结果为不匹配，对所述匹配结果进行移位处理，并根据移位处理后的匹配结果对所述扫描链进行加密处理。