[发明专利]硅化合物和使用硅化合物沉积膜的方法

说明书

提供了一种用于制备介电膜的组合物和化学气相沉积方法。包含所述组合物的气体试剂引入到其中提供有衬底的反应室中。该气体试剂包含硅前体，所述硅前体包括根据本文定义的式I的硅化合物。在所述反应室中向所述气体试剂施加能量以诱导所述气体试剂的反应且由此在所述衬底上沉积膜。如此沉积的膜适合其预期用途，而无需对如此沉积的膜施加任选的额外固化步骤。还公开了制备所述组合物的方法。

本申请是申请日为2019年8月9日和发明名称为“硅化合物和使用硅化合物沉积膜的方法”的201980002308.0号发明专利申请的分案申请。

相关申请的交叉引用

本申请要求2018年8月10日提交的美国临时专利申请号62/717,454和2019年8月6日提交的美国专利申请号16/532,657的权益，其公开内容通过引用全文并入本文。

背景技术

本文描述了使用硅化合物作为结构形成前体用于形成介电膜的组合物和方法。更具体地，本文描述了用于形成低介电常数膜(“低k”膜或具有约3.2或更低的介电常数的膜)的组合物和方法，其中用于沉积膜的方法是化学气相沉积(CVD)法。通过本文所述的组合物和方法产生的低介电常数膜可以用作例如电子设备中的绝缘层。

电子工业利用介电材料作为电路和集成电路(IC)的组件及相关电子器件之间的绝缘层。线尺寸被减小以增加微电子器件(例如，计算机芯片)的速度和记忆存储能力。随着线尺寸减小，对层间电介质(ILD)的绝缘要求变得严格得多。缩小间距需要较低的介电常数以最小化RC时间常数，其中R是导线的电阻，和C是绝缘介电中间层的电容。电容(C)与间隔成反比，且与层间电介质(ILD)的介电常数(k)成正比。从SiH₄或TEOS(Si(CH₂CH₃)₄，原硅酸四乙酯)和O₂制成的常规二氧化硅(SiO₂)CVD介电膜具有大于4.0的介电常数k。工业上已经尝试了多种方式来产生具有更低介电常数的二氧化硅基CVD膜，最成功的是在绝缘氧化硅膜中掺杂有机基团，从而提供了约2.7至约3.5的介电常数。这种有机硅玻璃通常从有机硅前体(例如甲基硅烷或硅氧烷)和氧化剂(例如O₂或N₂O)沉积为致密膜(密度为约1.5g/cm³)。有机硅玻璃在本文中将被称为OSG。随着OSG的碳含量增加，膜的机械强度(如膜的硬度(H)和弹性模量(EM))随着介电常数降低而倾向于迅速降低。

行业中已经认识到的挑战是，具有较低介电常数的膜通常具有较低机械强度，这导致窄间距(pitch)膜中增强的缺陷，例如分层、屈曲、电迁移增加，如对从嵌入机械性能降低的介电膜的铜制备的导线观察到的。这样的缺陷可导致电介质过早击穿或导电铜线空隙化，从而导致器件过早故障。OSG膜中的碳耗尽也可导致以下问题中的一个或多个：膜介电常数增加；湿清洁步骤期间的膜蚀刻和特征弯曲(feature bowing)；由于疏水性丧失导致水分吸收到膜中；在图案蚀刻后湿清洁步骤期间精细特征的图案塌陷；和/或在沉积后续层(例如但不限于铜扩散屏障层，例如Ta/TaN或高级Co或MnN屏障层)时的集成问题。

解决这些问题中的一个或多个的可能解决方案包括使用碳含量增加但保持机械强度的多孔OSG膜。不幸的是，增加Si-Me含量之间的关系通常导致机械性能下降，因此具有更多Si-Me的膜将对机械强度(其对于集成是重要的)产生负面影响。