[发明专利]一种超结型MOSFET器件及制备方法

说明书

本发明公开了一种超结型MOSFET器件及制备方法，涉及半导体功率器件领域。用于解决现有P柱之间的距离缩小时受到P‑体区宽度的限制，导致JFET区的电阻比较高的问题。该器件包括：P型柱深槽，第一外延层，第二外延层，P‑体区和N⁺源极区；所述P型柱深槽位于所述第一外延层内，且所述第二外延层位于所述P型柱深槽和所述第一外延层的上层；所述P‑体区位于所述第二外延层内，所述P型柱深槽位于所述P‑体区的正下方，且所述P‑体区的宽度小于所述P型柱深槽的宽度；两个所述N⁺源极区分别位于所述P‑体区的两侧。

技术领域

本发明涉及半导体功率器件技术领域，更具体的涉及一种超结型MOSFET 器件及制备方法。

背景技术

金属氧化物半导体场效应管(英语：Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)，简称金氧半场效晶体管，是一种可以广泛 使用在模拟电路与数字电路的场效晶体管。

为了减少DC-DC(直流到直流)转换器中所使用的功率元器件的功耗损 失，在MOSFET功率元器件中，通过减少元器件的导通电阻可以有效降低MOS (英文：metal oxidesemiconductor，场效应管)器件工作过程中产生的功率损 耗。在实际应用中，MOS元器件的击穿电压与导通电阻成反比关系，所以， 当导通电阻减小时，会产生对击穿电压不利的影响。传统的超结型器件由于存 在热扩散的问题，会导致超结结构体区内的P型和N型柱由于相互扩散导致电 荷分布不均匀现象，从而会影响器件工作时所产生的击穿电压低的问题。同时， 随着元器件设计尺寸不断减小，成本控制是目前各个工艺平台最大的瓶颈，故 在器件特性一致的前提下，成本控制成为提升元器件在市场主要竞争力的关键 因素。

目前常规超结型功率器件的制作工艺如图1A～图1D所示，具体包括以下 步骤：1)通过刻蚀深沟槽并生长外延工艺，形成P型柱状结；2)形成器件的 栅氧化层，多晶硅栅极，并且完成多晶硅栅极刻蚀；3)形成器件的P-体区， 以及N⁺源极区；4)形成器件的绝缘介质层，接触孔，以及金属接触。

在上述制造工艺当中，由于P型柱结构的浓度很高，因此P-体区必须要比P型柱宽，如图1D中所示的L1>L2，否则沟道浓度太浓，开启电压很难控制。 但是随着器件的特征尺寸的减小，L1不可能无限制的缩小，因为在器件的JFET (英文：junction field-effecttransistor，场效应晶体管接合)区内的L2必须要 保证一定的宽度，JFET区的电阻才会小，从而实现整个器件的导通电阻减小。

综上所述，由于MOSFET传统工艺中P+柱的浓度要高于体区浓度，存在 P柱之间的距离缩小时受到P-体区宽度的限制，导致JFET区的电阻比较高的 问题。

发明内容

本发明实施例提供一种超结型MOSFET器件及制备方法，用于解决现有P 柱之间的距离缩小时受到P-体区宽度的限制，导致JFET区的电阻比较高的问 题。

本发明实施例提供一种超结型MOSFET器件，包括：P型柱深槽，第一外 延层，第二外延层，P-体区和N⁺源极区；

所述P型柱深槽位于所述第一外延层内，且所述第二外延层位于所述P型 柱深槽和所述第一外延层的上层；

所述P-体区位于所述第二外延层内，所述P型柱深槽位于所述P-体区的 正下方，且所述P-体区的宽度小于所述P型柱深槽的宽度；

两个所述N⁺源极区分别位于所述P-体区的两侧。

较佳的，还包括多晶硅栅极和栅氧化层；

所述栅氧化层和所述多晶硅栅极依次设置在所述第二外延层上，且延伸至 所述P-体区和所述N⁺源极区的上层。