[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括相邻的第一区与第二区；

在所述基底上形成第一介质层，所述第一介质层分别位于所述第一区与所述第二区上，所述第一介质层内具有一个或多个第一插塞结构，所述第一介质层暴露出所述第一插塞结构的顶部表面；

在所述第一介质层上形成第一导电层，所述第一导电层位于所述第二区上；

在所述第一区的第一介质层上、以及所述第一导电层上形成第二介质层；

在所述第二介质层内形成第二插塞结构，所述第二插塞结构位于所述第一区上，所述第二插塞结构的底部表面与所述第一插塞结构的顶部表面接触。

2.如权利要求1所述半导体结构的形成方法，其特征在于，第一介质层内还具有栅极导电层和若干源漏导电层；所述第一插塞结构位于所述源漏导电层和栅极导电层中的一者或两者表面。

3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第一介质层内还具有位于基底表面的第一上拉栅极、第一下拉栅极和第一传输栅极；所述第一上拉栅极两侧的基底内分别具有第一源区和第一漏区；所述第一下拉栅极两侧的基底内分别具有第二源区和第二漏区；所述第一传输栅极两侧的基底内分别具有第三源区和第三漏区；所述栅极导电层位于所述第一传输栅极的顶部表面，若干所述源漏导电层分别位于所述第一漏区、第二漏区以及第三源区的顶部表面。

4.如权利要求3所述半导体结构的形成方法，其特征在于，所述第一导电层包括：位线导电层和电源导电层，所述位线导电层通过所述第一插塞结构和源漏导电层与所述第三源区电连接，所述电源导电层通过所述第一插塞结构和源漏导电层与所述第一漏区电连接。

5.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一介质层和所述第一插塞结构的形成方法包括：在所述基底的第一区与第二区上形成初始第一介质层；在所述初始第一介质层上形成第一掩膜层，所述第一掩膜层内具有暴露出部分所述初始第一介质层的第一开口；以所述第一掩膜层为掩膜刻蚀所述初始第一介质层，形成所述第一介质层，所述第一介质层内具有第一介质开口；在所述第一介质开口内形成所述第一插塞结构。

6.如权利要求1所述半导体结构的形成方法，其特征在于，在形成第二插塞结构时，还包括：在所述第二介质层内形成第三插塞结构，所述第三插塞结构位于所述第二区上，所述第三插塞结构的底部表面与所述第一导电层顶部表面接触。

7.如权利要求6所述半导体结构的形成方法，其特征在于，所述第二介质层、第二插塞结构和第三插塞结构的形成方法包括：在所述第一区的第一介质层上、以及所述第一导电层上形成初始第二介质层；在所述初始第二介质层上形成第二掩膜层，所述第二掩膜层内具有暴露出部分所述初始第二介质层的第二开口与第三开口；以所述第二掩膜层为掩膜刻蚀所述初始第一介质层，直至暴露出所述第一插塞结构的顶部表面与所述第一导电层的顶部表面，形成所述第二介质层，所述第二介质层内具有第二介质开口与第三介质开口；在所述第二介质开口内形成所述第二插塞结构，在所述第三介质层开口内形成第三插塞结构。

8.如权利要求7所述半导体结构的形成方法，其特征在于，刻蚀所述初始第二介质层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种。

9.如权利要求7所述半导体结构的形成方法，其特征在于，所述第二介质开口的宽度为10nm～100nm。

10.如权利要求6所述半导体结构的形成方法，其特征在于，在形成所述第二介质层之后，还包括：在所述第二介质层上形成第二导电层，所述第二导电层位于所述第一区与所述第二区上，所述第二插塞结构的顶部表面、以及所述第三插塞结构的顶部表面分别与所述第二导电层的底部表面电连接。

11.如权利要求1所述半导体结构的形成方法，其特征在于，所述基底的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。