[发明专利]具有双面对外接点的半导体芯片组

说明书

本发明实施例提出一种具有双面对外接点的半导体芯片组。此半导体芯片组的相对的第一侧面与第二侧面都各自设有对外的电路接点，半导体芯片的第一侧面或第二侧面上设置有芯片电路组，而此半导体芯片组的第一侧面的电路接点与第二侧面的电路接点皆对内连接至芯片电路，且用于连接此半导体芯片组以外的接点，包括至此半导体芯片组以外的讯号及电源传输接口(如封装基板或电路板)上的讯号及电源接点或是至此半导体芯片组以外的另一半导体芯片组上的讯号及电源接点。

【技术领域】

本发明涉及半导体技术领域，尤其涉及一种具有双面对外接点的半导体芯片组。

【背景技术】

半导体制程技术的高速发展使得半导体芯片中的电路密度越来越大，于是同样大小的半导体芯片能够容纳的电路和功能也越来越多，而就内存芯片来说，单位面积芯片上的内存储存密度越来越大，但此快速发展趋势已到了临界点，单位时间下单位面积芯片上的组件密度渐渐由指数成长趋缓到线性成长，为了维持高成长趋势，许多芯片堆栈技术也应运而生。然而，受限于种种因素，堆栈后的半导体芯片组合无法提供足够数量的接点用于各电路的输入/输出，且堆栈后的各个芯片端的电源及对地接点至封装完成的半导体组件外部电源及接地点的电感与电组最小值也因相同因素而受限。这个问题使得每一个堆栈后的半导体芯片组合所能够提供的功能及带宽受到限制，并进而限制了层半导体芯片尺寸的缩小程度。

【发明内容】

因此，本发明提供一种具有双面对外接点的半导体芯片组，其可提供较现有技术更多的输入/输出及电源接点，减少接点数量对半导体芯片组中的电路数量的限制，并突破外部电源及接地点连接到各芯片端的电源及接地点的电感与电阻最小值瓶颈。

具体地，本发明实施例提供了一种具有双面对外接点的半导体芯片组，此半导体芯片组外围相对的第一侧面与第二侧面都各自设有电路接点，第一侧面或第二侧面上设置有芯片电路组，且第一侧面的电路接点与第二侧面的电路接点用于连接此半导体芯片组以外的电路接点；其中，该第一侧面的电路接点与该第二侧面的电路接点用于通过打线接合或以锡球连接至该半导体芯片以外的电路接点；其中，该第一侧面的电路接点与该第二侧面的电路接点用于通过打线接合或以锡球连接至该半导体芯片以外的电路接点。

在本发明的一个实施例中，上述的芯片电路组设置于第一侧面，且芯片电路组连接到第一侧面的电路接点。

在本发明的一个实施例中，上述的芯片电路组设置于第一侧面，且芯片电路组经由贯穿半导体芯片的硅贯孔而连接到第二侧面的电路接点。

在本发明的一个实施例中，上述的半导体芯片组为一个半导体芯片，第一侧面与第二侧面为此半导体芯片相对的两侧面，芯片电路组设置于第一侧面并连接到第一侧面的电路接点，且芯片电路组另外经由贯穿半导体芯片的硅贯孔而连接到第二侧面的电路接点。

在本发明的一个实施例中，上述的半导体芯片组包括堆栈而成的多个半导体芯片，这些芯片中有一个第一芯片及一个第二芯片，第一芯片的相对两侧面各自设置有电路接点，第二芯片的相对两侧面各自设置有电路接点，第一芯片及第二芯片的电路接点用于连接此半导体芯片以外的电路。

在本发明的一个实施例中，第一芯片上设置有电性相接的第一控制电路及第一操作电路，第二芯片上设置有电性相接的第二控制电路及第二操作电路，第二控制电路经由贯穿第一芯片的硅贯孔而与第一操作电路电性相接；其中，在第一控制电路运作时，第一控制电路控制第一操作电路的操作方式，而在第一控制电路关闭时，第二控制电路同时控制第一操作电路及第二操作电路的操作方式。

在本发明的一个实施例中，上述的半导体芯片组包括多个堆栈的内存芯片。