[发明专利]双外延层的制造方法

说明书

本发明公开了一种双外延层的制造方法，包括步骤：提供形成有鳍体的硅衬底上形成包括氮化硅的第一硬质掩膜层；光刻定义出第一含硅外延层的形成区域，对第一硬质掩膜层进行刻蚀将第一含硅外延层的形成区域的鳍体顶部表面打开；进行外延生长形成第一含硅外延层，在外延生长过程中，第一硬质掩膜层的氮化硅会产生硅悬挂键；去除第一硬质掩膜层；形成包括氮化硅的第二硬质掩膜层；将第二含硅外延层的形成区域的鳍体的顶部表面的第二硬质掩膜层去除；进行外延生长形成第二含硅外延层；去除第二硬质掩膜层。本发明能防止第一含硅外延层外延生长在第一硬质掩膜层的氮化硅中产生的硅悬挂键在第二含硅外延层的外延生长中产生缺陷，从而能提高产品良率。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别涉及一种双外延层的制造方法。

背景技术

随着技术的发展，器件的关键尺寸(CD)越来越小，器件的工艺节点达28nm以下时，往往需要在源漏区采用嵌入式外延层来改变沟道区的应力，从而提高载流子的迁移率并从而提高器件的性能。对于PMOS器件，嵌入式外延层通常采用锗硅外延层(SiGe)；对于NMOS器件，嵌入式外延层通常采用磷硅外延层(SiP)。故通常在同一半导体衬底上需要集成锗硅外延层和磷硅外延层，需要采用双外延层(Dual EPI)的制造方法。如图1A至图1H所示，是现有双外延层的制造方法各步骤中的器件结构示意图；现有双外延层的制造方法包括如下步骤：

步骤一、如图1A所示，提供形成有鳍体102的硅衬底101，在所述鳍体102之间形成有浅沟槽，在所述浅沟槽中填充有场氧103，所述场氧103的顶部表面低于所述鳍体102的顶部表面使所述鳍体102的顶部露出；在所述硅衬底101上形成包括氮化硅的第一硬质掩膜层201，所述第一硬质掩膜层201覆盖在各所述鳍体102的顶部表面和侧面。所述第一硬质掩膜层201的底部还包括氧化层2011。

通常，形成所述第一硬质掩膜层201中的氮化硅时采用二氯甲硅烷(DCS)或硅烷作为硅源。在形成所述第一硬质掩膜层201的氮化硅的过程中容易产生硅悬挂键，为了消除氮化硅表面的悬挂键，在氮化硅生长过程的末尾阶段还包括结尾处理；通常，所述结尾处理采用NH3搭配真空处理。

图1A中，AA线左边表示所述第一含硅外延层104的形成区域，AA线右边表示所述第二含硅外延层105的形成区域。

步骤二、如图1B所示，采用光刻工艺形成光刻胶图形202定义出第一含硅外延层104的形成区域；如图1C所示，对所述第一硬质掩膜层201进行刻蚀将所述第一含硅外延层104的形成区域的所述鳍体102顶部表面的所述第一硬质掩膜层201去除，所述第一含硅外延层104的形成区域的所述鳍体102的侧面保留有所述第一硬质掩膜层201，图1C中，在所述第一含硅外延层104的形成区域中所保留的所述第一硬质掩膜层用标记201a单独标出；所述第二含硅外延层105的形成区域的各所述鳍体102的顶部表面和侧面覆盖有所述第一硬质掩膜层201。

步骤三、如图1D所示，进行外延生长在所述第一含硅外延层104的形成区域中的所述鳍体102的顶部形成所述第一含硅外延层104；在生长所述第一含硅外延层104的过程中，所述第一硬质掩膜层201的氮化硅会产生硅悬挂键；特别是，所述第一含硅外延层104的形成区域中剩余的所述第一硬质掩膜层201a的氮化硅会产生硅悬挂键。

通常，所述第一含硅外延层104为SiP外延层，所述第一含硅外延层104的形成区域用于形成NMOS管，所述第一含硅外延层104用于提高所述NMOS管的沟道区的载流子的迁移率。