[发明专利]一种基于FPGA的分布式系统时钟同步控制器

权利要求书

1.一种基于FPGA的分布式系统时钟同步控制器，其特征在于，所述的同步控制器采用FPGA芯片实现，所述的同步控制器包括数据帧接收模块、余度接收控制模块、业务帧处理模块、保序处理模块、集群检测模块、选优模块、状态机模块、调度器模块、时钟修正模块以及数据帧发送模块；

所述的数据帧接收模块用于同时获取两路数据帧后，将两路数据帧分别加入本地时标，获得两路加入本地时标后的数据帧；对两路加入本地时标后的数据帧进行完整性检测后输入至余度接收控制模块；

所述的余度接收控制模块用于将两路加入本地时标后的数据帧中首先到达余度接收控制模块的数据帧作为有效数据帧，将另外一个加入本地时标后的数据帧剔除；其中所述的有效数据帧包括多个PCF帧、TT帧以及BE帧，其中每个PCF帧包括成员关系值以及透明时钟字段；

所述的余度接收控制模块还用于将所述的有效数据帧中的多个PCF帧发送给保序处理模块；

所述的余度接收控制模块还用于对所述的有效数据帧中的TT帧进行余度处理，获得余度处理后的TT帧；

所述的余度接收控制模块还用于将所述的余度处理后的TT帧以及有效数据帧中的BE帧发送给业务帧处理模块；

所述的业务帧处理模块用于将所述的BE帧以及余度处理后的TT帧进行缓存；

所述的保序处理模块用于对所述的多个PCF帧按照每个PCF帧对应的保序点时间先后顺序进行排序，获得保序处理后的多个PCF帧；所述的每个PCF帧对应的保序点由该帧的实际接收点与该帧对应的透明时钟字段计算得到；

所述的保序处理模块还用于获得预接收点；

所述的集群检测模块用于将所述的保序处理后的多个PCF帧进行集群检测，获得同步集群检测结果以及异步集群检测结果；

所述的选优模块用于从所述的保序处理模块获得的保序处理后的多个PCF帧中选择一个最优PCF帧，所述的最优PCF帧的成员关系值最大且保序点与所述的预接收点之间的偏差最小；

所述的选优模块还用于计算最优PCF帧的保序点与所述预接收点之间的差值，获得误差值；

所述的状态机模块用于根据所述的最优PCF帧、同步集群检测结果以及异步集群检测结果，控制同步过程，所述的同步过程包括是否进入同步状态；

所述的状态机模块还用于判断当进入同步状态时，控制时钟修正模块开始进行修正处理；

所述的时钟修正模块用于当本地时钟计数到达预设的时钟修正点时，利用所述的误差值进行本地时钟修正处理，获得修正后的本地时钟；

所述的调度器用于当所述的修正后的本地时钟到达调度表中的时间点时生成数据帧发送信号；所述的调度表包括PCF帧发送时间、BE帧发送时间以及TT帧发送时间；

所述的数据帧发送信号包括PCF帧发送信号、BE帧发送信号或TT帧发送信号；

所述的数据帧发送模块用于根据所述的数据帧发送信号，将获得PCF帧的发送内容、BE帧以及余度处理后的TT帧分成两路数据帧后进行编码输出。

2.如权利要求1所述的基于FPGA的分布式系统时钟同步控制器，其特征在于，所述的数据帧接收模块包括两路并行设置的数据帧处理子模块；

所述的数据帧处理子模块包括依次设置的SFP接收控制模块、本地时标记录模块以及完整性检测模块；

所述的SFP接收控制模块用于获取数据帧后进行解码，获得解码后的数据帧；

所述的SFP接收控制模块还用于接收到数据帧后，根据数据帧达到的时间点，获得本地时标；

所述的本地时标记录模块用于在所述的解码后的数据帧中加入本地时标，获得加入本地时标后的数据帧；

所述的完整性检测模块用于检测所述的加入本地时标后的数据帧中的PCF帧的PCF_VLID字段和CTMarker字段是否在设定范围内，若不在则丢弃所述的加入本地时标后的数据帧。

3.如权利要求1所述的基于FPGA的分布式系统时钟同步控制器，其特征在于，所述的集群检测模块将所述的保序处理后的多个PCF帧进行集群检测时，若任一PCF帧对应的保序点在筛选范围内，则将当前PCF划分为同步PCF帧，否则将当前帧划分为异步PCF帧，获得多个同步PCF帧以及多个异步PCF帧；

对所述的多个同步PCF帧的成员关系值进行按位或运算，获得同步集群检测结果；

对所述的多个异步PCF帧的成员关系值进行按位或运算，获得异步集群检测结果。