[发明专利]一种基于开关电容的电压基准源电路

权利要求书

1.一种基于开关电容的电压基准源电路，包括三极晶体管结电压VBE产生电路、开关电容电路和输出缓冲级电路，其特征在于：

所述三极晶体管结电压VBE产生电路包括第1PNP型三极晶体管Q1、第2PNP三极晶体管Q2、第1P型MOS管M1、第2P型MOS管M2、第3P型MOS管M3以及偏置电流源I1，所述三极晶体管Q1的基极和集电极接地，发射极接MOS管M1的源极以及电压节点V1；三极晶体管Q2的基极和集电极接地，发射极接MOS管M2的源极以及电压节点V2；MOS管M1的漏极接MOS管M2和MOS管M3的漏极并连接至电源VDD，栅极接MOS管M2、MOS管M3的栅极以及MOS管M3的源极；偏置电流源I1的负端接地GND，正端接MOS管M3的源极；

所述开关电容电路包括第1运算放大器AMP1、第1电容C1、第2电容C2、第4N型MOS管M4、第5N型MOS管M5、第6N型MOS管M6；所述电容C1的两端分别接第1运算放大器AMP1的正输入端，电容C2的一端接电压节点V2，电容C2的另一端接第1运算放大器AMP1的负输入端，第1运算放大器AMP1的正输入端接电压节点V1，所述第4N型MOS管M4的栅极接时钟控制信号CLK11，所述第4N型MOS管M4的源极接第1运算放大器AMP1的正输入端，第4N型MOS管M4的漏极接第5N型MOS管M5的源极，所述第5N型MOS管M5的栅极接时钟控制信号CLK12，所述第5N型MOS管M5的漏极接第1运算放大器AMP1的输出端Vo，所述第6N型MOS管M6的栅极接时钟控制信号CLK11，第6N型MOS管M6源极接第1运算放大器AMP1的负输入端，第6N型MOS管M6漏极接第1运算放大器AMP1的输出端Vo；

所述输出缓冲级电路包括第2运算放大器AMP2、第3电容C3、第4电容C4、第7N型MOS管M7、第8N型MOS管M8、第9N型MOS管M9、第10N型MOS管M10；所述第7N型MOS管M7的栅极接时钟控制信号CLK21，源极接第2运算放大器AMP2的输出端Vo，漏极接第2运算放大器AMP2的负输入端；所述电容C3的一端接第2运算放大器AMP2的负输入端，电容C3另一端接地；所述电容C4的一端接第2运算放大器AMP2的负输入端，电容C4另一端接所述第8N型MOS管M8的源极；第8N型MOS管M8的栅极接时钟控制信号CLK23，第8N型MOS管M8的漏极接第2运算放大器AMP2的正输入端；所述第9N型MOS管M9的栅极接时钟控制信号CLK22，第9N型MOS管M9的源极接第2运算放大器AMP2的输出端Vo1端，第9N型MOS管M9的漏极接第8N型MOS管M8的源极；第10N型MOS管M10的栅极接时钟控制信号CLK21，第10N型MOS管M10漏极接第2运算放大器AMP2的输出端Vo1，第10N型MOS管M10源极接第2运算放大器AMP2的负输入端。

2.根据权利要求1所述的一种基于开关电容的电压基准源电路，其特征在于，在所述开关电容电路中，所述电容C1的两端分别接第1运算放大器AMP1的正输入端，电容C2的一端接电压节点V2，电容C2的另一端接第1运算放大器AMP1的负输入端，第1运算放大器AMP1的正输入端接电压节点V1，所述第4N型MOS管M4的栅极接时钟控制信号CLK11，所述第4N型MOS管M4的漏极接第1运算放大器AMP1的正输入端，第4N型MOS管M4的源极接第5N型MOS管M5的漏极，所述第5N型MOS管M5的栅极接时钟控制信号CLK12，所述第5N型MOS管M5的源极接第1运算放大器AMP1的输出端Vo，所述第6N型MOS管M6的栅极接时钟控制信号CLK11，第6N型MOS管M6漏极接第1运算放大器AMP1的负输入端，第6N型MOS管M6源极接第1运算放大器AMP1的输出端Vo。