[发明专利]迭代估计硬件

权利要求书

1.一种用于处理器的算术逻辑单元中的函数估计硬件逻辑单元，所述函数估计硬件逻辑单元布置成在硬件逻辑中计算输入值d的函数的改进估计值x_n+1，其中所述函数是并且所述硬件逻辑包括：

第一输入，其布置成接收所述输入值d；

第二输入，其布置成接收所述输入值的所述函数的估计值x_n；以及

输出，其布置成输出所述输入值的所述函数的所述改进估计值x_n+1；以及

乘法器和加法硬件块的组合，其在硬件电路系统中配置成实施m阶多项式以通过m阶收敛来确定所述改进估计值x_n+1，其中所述m阶多项式能够表达为：

其中i和m是自然数，其中m2，其中是二项式系数并且在j(m-1)的情况下等于零，其中m和i具有除m＝3和i＝2以外的任何值的组合。

2.根据权利要求1所述的函数估计硬件逻辑单元，其中m不等于二的幂。

3.根据权利要求1所述的函数估计硬件逻辑单元，其中m＝3。

4.根据权利要求1所述的函数估计硬件逻辑单元，其中m3。

5.根据权利要求4所述的函数估计硬件逻辑单元，其中m＝4。

6.根据前述权利要求中任一项所述的函数估计硬件逻辑单元，其中i＝1，使得所述m阶多项式能够表达为：

7.根据权利要求6所述的函数估计硬件逻辑单元，其中m＝3，使得所述m阶多项式能够表达为：

x_n+1＝x_n(3-3dx_n+d²x_n²)。

8.根据权利要求7所述的函数估计硬件逻辑单元，其中在硬件电路系统中配置成实施所述m阶多项式的所述乘法器和加法硬件块的组合包括：

第一硬件逻辑级，其包括乘法器(204A)，所述乘法器包括布置成接收所述输入值d的第一输入和布置成接收所述输入值的所述函数的估计值x_n的第二输入以及输出；

第二硬件逻辑级，其包括平方函数逻辑块(210A)，所述平方函数逻辑块包括连接到所述第一硬件逻辑级的所述输出的输入以及输出；

第三硬件逻辑级，其包括乘法器(204B)和加法器(206A)以及输出，所述乘法器包括连接到所述第一硬件逻辑级的所述输出的输入以及输出，并且所述加法器包括连接到所述第二硬件逻辑级和所述第三硬件逻辑级中的所述乘法器的所述输出的输入；以及

第四硬件逻辑级，其包括乘法器(204C)以及输出，所述乘法器包括布置成接收所述输入值的所述函数的估计值x_n的第一输入和连接到所述第三硬件逻辑级的所述输出的第二输入。