[发明专利]迭代估计硬件

说明书

描述一种迭代估计硬件，并且具体地说，一种函数估计硬件逻辑单元。所述函数估计硬件逻辑单元可实施为处理器中的执行管线的部分。所述函数估计硬件逻辑单元布置成在硬件逻辑中计算输入值d的函数的改进估计值，其中所述函数由给定。所述硬件逻辑包括布置成实施系数为有理数的m阶多项式的多个乘法器和加法器，其中m不等于二，并且在各种示例中，m不等于二的幂。在各种示例中，i＝1，i＝2或i＝3。在各种示例中，m＝3。

技术领域

背景技术

在许多情况下，需要硬件来评估输入数字的函数，例如评估输入数字、三角函数或输入数字的平方根的倒数。这些方面通常使用迭代方法进行评估，所述迭代方法会在每次迭代中优化函数的估计值以提供更准确的估计值。迭代方法的使用能实现将相同硬件用于多次迭代，由此以处理量换取硬件面积。

下文描述的实施例是仅作为示例提供，并非对解决已知迭代计算硬件的任何或所有缺点的实施方案进行限制。

发明内容

提供此发明内容来以简化形式介绍下文在具体实施方式中进一步描述的一系列概念。此发明内容并非旨在标识所要求的主题的关键特征或基本特征，也并非旨在用于限制所要求的主题的范围。

描述一种函数估计硬件逻辑单元。所述函数估计硬件逻辑单元可实施为处理器中的执行管线的部分。所述函数估计硬件逻辑单元布置成在硬件逻辑中计算输入值d的函数的改进估计值，其中所述函数由给定。所述硬件逻辑包括布置成实施系数为有理数的m阶多项式的多个乘法器和加法器，其中m不等于二，并且在各种示例中，m不等于二的幂。在各种示例中，i＝1，i＝2或i＝3。在各种示例中，m＝3或m＝4。

第一方面提供一种用于处理器的算术逻辑单元中的函数估计硬件逻辑单元，所述函数估计硬件逻辑布置成在硬件逻辑中计算输入值d的函数的改进估计值x_n+1，其中所述函数是并且所述硬件逻辑包括：布置成接收输入值d的第一输入；布置成接收所述输入值的函数的估计值x_n的第二输入；以及布置成输出所述输入值的函数的改进估计值x_n+1的输出；以及配置在硬件电路系统中的乘法器和加法硬件块的组合，用以实施m阶多项式而通过m阶收敛来确定所述改进估计值x_n+1，其中m阶多项式可表达为：

其中i和m是自然数，其中m2，其中是二项式系数并且在j(m-1)的情况下等于零。

m的值可以不等于二的幂。

m的值可以是三。

m和i的值可以是除m＝3和i＝2以外的值的任何组合。

m的值可大于三。m的值可以是四。

i的值可以是一，使得m阶多项式可表达为：

m的值可以是三，使得m阶多项式可表达为：

x_n+1＝x_n(3-3dx_n+d²x_n²)

硬件电路系统中配置成实施m阶多项式的乘法器和加法硬件块的组合可包括：包括乘法器的第一硬件逻辑级，所述乘法器包括布置成接收输入值d的第一输入和布置成接收所述输入值的函数的估计值x_n的第二输入以及输出；包括平方函数逻辑块的第二硬件逻辑级，所述平方函数逻辑块包括连接到所述第一硬件逻辑级的输出的输入，以及输出；包括乘法器和加法器以及输出的第三硬件逻辑级，所述乘法器包括连接到所述第一硬件逻辑级的输出的输入，以及输出，并且所述加法器包括连接到所述第二硬件逻辑级和所述第三硬件逻辑级中的乘法器的输出的输入；以及包括乘法器和输出的第四硬件逻辑级，所述乘法器包括布置成接收所述输入值的函数的估计值x_n的第一输入以及连接到第三硬件级的输出的第二输入。