[发明专利]在读取电路中调谐电压

说明书

本申请案涉及在读取电路中调谐电压。提供用于调谐用于读取存储器单元的电路的电压的技术，所述存储器单元能够存储三种或多于三种逻辑状态。为读取所述存储器单元，可使用电荷转移装置在数字线与感测组件之间转移电荷。可首先将所述电荷转移装置的栅极加偏压到第一电压且随后调谐到第二电压来优化感测窗。在将所述电荷转移装置的所述栅极加偏压到所述第二电压之后，所述存储器单元可将其电荷释放到所述数字线上，这可将所述数字线加偏压到第三电压。基于所述第三电压是否超过所述第二电压，所述电荷转移装置可转移与所述存储器单元相关联的所述电荷。

交叉引用

本专利申请案主张2018年12月26日提出申请的拉德(Raad)等人的标题为“在读取电路中调谐电压(TUNING VOLTAGES IN A READ CIRCUIT)”的第16/232,359号美国专利申请案的优先权，所述美国专利申请案转让给其受让人且全文以引用方式明确并入本文中。

技术领域

本发明技术领域涉及在读取电路中调谐电压。

背景技术

以下内容大体来说涉及包含至少一个存储器装置的系统，且更具体来说涉及在读取电路中调谐电压。

存储器装置广泛地用在各种电子装置(例如，计算机、无线通信装置、相机、数字显示器等)中来存储信息。通过将存储器装置的不同状态编程来存储信息。举例来说，二进制装置最通常存储两种状态中的一种，通常标示为逻辑1或逻辑0。在其它装置中，可存储多于两种状态。为获取所存储的信息，装置的组件可读取或感测存储器装置中所存储的至少一种状态。为存储信息，装置的组件可对存储器装置中的状态进行写入或编程。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等等。存储器装置可以是易失性的或非易失性的。除非通过外部电源周期性地刷新易失性存储器装置(例如，DRAM)，否则其可随时间而丢失其所存储的状态。

改进存储器装置通常可包含提高存储器单元密度、提高读取/写入速度、提高可靠性、延长数据留存期、减小功耗或降低制造成本以及其它衡量标准。一些存储器单元可经配置以存储多种状态。在读取操作期间，可期望感测此存储器单元以更准确地感测存储到所述存储器单元的状态且提高可靠性以及实现其它益处。

发明内容

在一些实例中，一种方法可包含：将第一晶体管的栅极加偏压到第一电压，所述第一晶体管与数字线及感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件之间转移电荷；在将所述第一晶体管的所述栅极加偏压到所述第一电压之后，撤销激活第二晶体管以将所述第一晶体管的所述栅极与所述感测组件隔离；在撤销激活所述第二晶体管之后，将所述第一晶体管的所述栅极加偏压到第二电压；及至少部分地基于将所述第一晶体管的所述栅极加偏压到所述第二电压而在所述感测组件处确定存储器单元的逻辑状态。

在一些实例中，一种设备可包含：存储器单元，其与数字线耦合；感测组件，其包括节点；第一晶体管，其与所述感测组件耦合且经配置以在读取操作期间在所述数字线与所述感测组件的所述节点之间转移电荷；第二晶体管，其与所述第一晶体管的栅极及所述感测组件耦合，所述第二晶体管经配置以将第一电压施加到所述第一晶体管的所述栅极以补偿与所述第一晶体管相关联的阈值电压；及电容器，其与所述第一晶体管的所述栅极耦合且经配置以将所述第一晶体管的所述栅极加偏压到第二电压，所述第二电压不同于所述第一电压。