[发明专利]移位寄存器单元、栅极驱动电路及显示装置

说明书

本公开提供一种移位寄存器单元、栅极驱动电路及显示装置，移位寄存器单元包括：输入电路、降噪电路、节点控制电路、放电控制电路和输出电路；输入电路与上拉节点相连，配置为将输入信号提供至上拉节点；节点控制电路与上拉节点和下拉节点相连，配置为在上拉节点的电平的控制下，对下拉节点的电平进行控制；降噪电路与上拉节点、下拉节点和放电控制电路相连，配置为在下拉节点的电平的控制下，对上拉节点进行降噪；输出电路与上拉节点以及输出端相连，配置为根据上拉节点的电平的控制下，将输出信号在输出端输出；放电控制电路与输入端和降噪电路相连，配置为在输入端的电平控制下，在上拉节点充电过程中，增大上拉节点的电压拉低信号的下降沿。

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路及显示装置。

背景技术

显示面板，例如，液晶显示面板由垂直和水平阵列式像素矩阵组成，在显示过程中，通过栅极驱动电路输出栅极扫描信号，逐行扫描驱动像素阵列中的像素单元。(GateDriver on Array，阵列基板栅极驱动)是一种将栅极驱动电路集成于TFT(Thin FilmTransistor，薄膜晶体管)基板上的技术，每个GOA单元作为一个移位寄存器将扫描信号依次传递给下一个GOA单元，逐行开启TFT开关，完成像素单元的数据信号输入。

发明内容

有鉴于此，本公开的目的在于提出一种移位寄存器单元、栅极驱动电路及显示装置。

根据本公开的第一个方面，提供了一种移位寄存器单元，包括：输入电路、降噪电路、节点控制电路、放电控制电路以及输出电路；所述输入电路与上拉节点相连，配置为将输入信号提供至所述上拉节点；所述节点控制电路与所述上拉节点以及下拉节点相连，配置为在所述上拉节点的电平的控制下，对所述下拉节点的电平进行控制；所述降噪电路与所述上拉节点、所述下拉节点以及所述放电控制电路相连，配置为在所述下拉节点的电平的控制下，对所述上拉节点进行降噪；所述输出电路与所述上拉节点以及输出端相连，配置为根据所述上拉节点的电平的控制下，将输出信号在所述输出端输出；所述放电控制电路与所述输入端以及所述降噪电路相连，配置为在所述输入端的电平控制下，在所述上拉节点充电过程中，增大所述上拉节点的电压拉低信号的下降沿。

可选的，所述放电控制电路包括第一支路以及第二支路，所述第一支路，包括：第一晶体管以及第二晶体管；所述第一晶体管的第一极与所述降噪电路相连，所述第一晶体管的控制极与所述输入端相连，所述第一晶体管的第二极与所述第二晶体管的第一极相连以及所述第二晶体管的控制极相连；所述第二晶体管的第二极与所述第一电压端相连。

可选的，所述第二支路，包括：第三晶体管、第四晶体管以及第五晶体管；所述第三晶体管的控制极以及第一极与第二电压端相连，所述第三晶体管的第二极与所述第四晶体管的第一极以及所述第五晶体管的控制极相连；所述第四晶体管的控制极与所述输入端相连，所述第四晶体管的第二极与所述第一电压端相连；所述第五晶体管的第一端与所述降噪电路相连，所述第五晶体管的第二端与所述第一电压端相连。

可选的，所述降噪电路，包括：第六晶体管，所述第六晶体管的第一极与所述上拉节点以及所述节点控制电路相连，所述第六晶体管的控制极与所述下拉节点相连，所述第六晶体管的第二极与所述放电控制电路相连；所述第五晶体管的沟道宽长比大于所述第六晶体管的沟道宽长比，所述第一晶体管的沟道宽长比或者所述第二晶体管的沟道宽长比小于所述第六晶体管的沟道宽长比。

可选的，所述下拉节点包括第一下拉节点以及第二下拉节点，所述节点控制电路包括：第一节点控制子电路以及第二节点控制子电路；所述第一节点控制子电路与第三电压端、第一下拉节点、所述上拉节点以及所述第一电压端相连；所述第二节点控制子电路与第四电压端、第二下拉节点、所述上拉节点以及所述第一电压端相连；其中，所述第三电压端与所述第四电压端在同一时钟信号的周期内提供的信号的极性相反。