[发明专利]对集成电路设计进行分析的方法、装置、终端及存储介质

说明书

本申请实施例提供了一种对集成电路设计进行分析的方法、装置、终端及存储介质。其中方法：确定与待测试的集成电路设计对应的时间信息流模型；基于多个测试条件，确定时间信息流模型输出的与多个测试条件分别对应的输出时间属性标签，任一测试条件包括多个测试输入信号各自的值，以及相应的输入时间属性标签；依据时间信息流模型输出的与多个测试条件分别对应的输出时间属性标签，对集成电路设计的时间信息流进行分析。本申请实施例将时间属性标签的唯一性作为判断集成电路设计时间信息流安全性的标准，解决了现有技术中因无法对时间信息流进行精确建模与分析，导致的攻击者利用信息流的时间信道流向来窃取用户信息的问题，提高了硬件设备的安全性。

技术领域

本申请涉及信息安全技术领域，具体涉及一种对集成电路设计进行分析的方法、装置、终端及存储介质。

背景技术

随着计算机与电子信息技术的发展，智能手机、可穿戴设备等硬件设备逐步走向人们的日常生活。这些设备中存具有重要的个人信息，如身份证号码、社保号码、银行账号等。为了防止机密信息被不法接入，通常引入密码算法进行保护。但密码算法面临时间侧信道方面的严重威胁，因为密码算法使用软硬件程序实现，当程序执行不同语句时可能消耗不同的时间，因此攻击者可以通过观测密码实现的运行时间使用统计分析技术能够提取密钥相关信息，从而破解密钥。

相关技术中，通常是在硬件的集成电路设计被流片加工后，再对流片加工后的硬件进行检测，因此，若该设备存在潜在的时间侧信道，将容易使攻击者利用这些潜在的时间侧信道来窃取用户信息的问题。因此要消除该硬件的时间侧信道，只能重新设计，不仅增加了硬件开发成本，也延长了时间侧信道的检测周期。

发明内容

为了解决上述任一技术问题，本申请提供一种对集成电路设计进行分析的方法、装置、终端及存储介质，来对研发阶段的硬件设备的电路进行时间侧信道检测，以降低攻击者利用潜在的时间侧信道来窃取用户信息，提供硬件设备的安全性。

第一方面，本申请提供了一种对集成电路设计进行分析的方法，该方法包括：

确定与待测试的集成电路设计对应的时间信息流模型；

基于多个测试条件，确定时间信息流模型输出的，与多个测试条件分别对应的输出时间属性标签，任一测试条件包括多个测试输入信号各自的值，以及多个测试输入信号各自对应的输入时间属性标签；

依据时间信息流模型输出的，与多个测试条件分别对应的输出时间属性标签，对集成电路设计的时间信息流进行分析。

第二方面，本申请提供了一种对集成电路设计进行分析的装置，该装置包括：

模型确定模块，用于确定与待测试的集成电路设计对应的时间信息流模型；

测试输出模块，用于基于多个测试条件，确定时间信息流模型输出的，与多个测试条件分别对应的输出时间属性标签，任一测试条件包括多个测试输入信号各自的值，以及多个测试输入信号各自对应的输入时间属性标签；

分析处理模块，用于依据时间信息流模型输出的，与多个测试条件分别对应的输出时间属性标签，对集成电路设计的时间信息流进行分析。

第三方面，本申请实施例提供了一种终端，该终端包括：

存储器、处理器，以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述对集成电路设计进行分析的方法。

第四方面，本申请实施例提供一种计算机可读存储介质，存储有计算机可执行指令，该计算机可执行指令用于执行上述对集成电路设计进行分析的方法。