[发明专利]一种自同步加解扰通信的方法及装置

权利要求书

1.一种自同步加解扰通信的方法，其特征在于，所述方法包括以下步骤：

发送端将待传输数据按照帧头加原始数据的格式组合成数据帧；

所述发送端利用线性-反馈多项式对所述数据帧进行异或加扰，并发送给接收端；

所述接收端基于所述接收到的数据帧恢复同步时钟；

所述接收端利用所述线性-反馈多项式的反向多项式对所述接收到的数据帧进行异或解扰；

所述接收端基于所述同步时钟从所述解扰的数据帧中根据所述帧头解析出所述原始数据。

2.根据权利要求1所述的方法，其特征在于，所述线性-反馈多项式由所述发送端的反馈加扰器产生，所述反馈加扰器的电路包括在输入端和输出端之间由相互线性连接的多个D触发器组成的干路和从多个指定D触发器后向所述首位D触发器前反馈的支路。

3.根据权利要求2所述的方法，其特征在于，所述线性-反馈多项式的反向多项式由所述接收端的前馈解扰器产生，所述前馈解扰器的电路包括在输入端和输出端之间由相互线性连接的多个D触发器组成的干路和从多个指定D触发器前向所述末位D触发器后前馈的支路。

4.根据权利要求1所述的方法，其特征在于，所述接收端基于所述接收到的数据帧恢复同步时钟进一步包括：

根据所述接收到的数据帧采用高速时钟跟踪数据跳变沿的方式恢复同步时钟。

5.根据权利要求4所述的方法，其特征在于，所述根据所述接收到的数据帧采用高速时钟跟踪数据跳变沿的方式恢复同步时钟进一步包括：

对所述接收到的数据帧基于高速时钟做单位延迟；

将所述延迟的所述数据帧与所述接收到的数据帧做异或计算；

根据异或计算结果中的1确定所述跳变沿并生成所述跳变沿信号；

将根据所述接收到的数据帧确定的跳变沿信号接入本地时钟的D触发器清零端；

基于所述跳变沿信号对所述本地时钟信号的强制清零调整所述本地时钟的相位以恢复出所述同步时钟。

6.一种自同步加解扰通信的装置，其特征在于，所述装置包括：

至少一个处理器；和

存储器，所述存储器存储有处理器可运行的程序指令，所述程序指令在被处理器运行时执行以下步骤：

发送端将待传输数据按照帧头加原始数据的格式组合成数据帧；

所述发送端利用线性-反馈多项式对所述数据帧进行异或加扰，并发送给接收端；

所述接收端基于所述接收到的数据帧恢复同步时钟；

所述接收端利用所述线性-反馈多项式的反向多项式对所述接收到的数据帧进行异或解扰；

所述接收端基于所述同步时钟从所述解扰的数据帧中根据所述帧头解析出所述原始数据。

7.根据权利要求6所述的装置，其特征在于，所述线性-反馈多项式由所述发送端的反馈加扰器产生，所述反馈加扰器的电路包括在输入端和输出端之间由相互线性连接的多个D触发器组成的干路和从多个指定D触发器后向所述首位D触发器前反馈的支路。

8.根据权利要求7所述的装置，其特征在于，所述线性-反馈多项式的反向多项式由所述接收端的前馈解扰器产生，所述前馈解扰器的电路包括在输入端和输出端之间由相互线性连接的多个D触发器组成的干路和从多个指定D触发器前向所述末位D触发器后前馈的支路。

9.根据权利要求6所述的装置，其特征在于，所述接收端基于所述接收到的数据帧恢复同步时钟进一步包括：

根据所述接收到的数据帧采用高速时钟跟踪数据跳变沿的方式恢复同步时钟。

10.根据权利要求9所述的装置，其特征在于，所述根据所述接收到的数据帧采用高速时钟跟踪数据跳变沿的方式恢复同步时钟进一步包括：

对所述接收到的数据帧基于高速时钟做单位延迟；

将所述延迟的所述数据帧与所述接收到的数据帧做异或计算；

根据异或计算结果中的1确定所述跳变沿并生成所述跳变沿信号；

将根据所述接收到的数据帧确定的跳变沿信号接入本地时钟的D触发器清零端；

基于所述跳变沿信号对所述本地时钟信号的强制清零调整所述本地时钟的相位以恢复出所述同步时钟。