[发明专利]一种自同步加解扰通信的方法及装置

说明书

本发明涉及了一种自同步加解扰通信的方法及装置，其中该方法包括：发送端将待传输数据按照帧头加原始数据的格式组合成数据帧；发送端利用线性‑反馈多项式对所述数据帧进行异或加扰，并发送给接收端；接收端基于接收到的数据帧恢复同步时钟；接收端利用线性‑反馈多项式的反向多项式对接收到的数据帧进行异或解扰；接收端基于同步时钟从解扰的数据帧中根据帧头解析出原始数据。本发明的实施例在保证数据安全稳定的前提下，实现了自同步加解扰的轻量化传输，尤其用于小型的点对点的通信系统中，降低了系统成本，提高了开发效率。

技术领域

本发明涉及通信技术领域。本发明进一步涉及一种自同步加解扰通信的方法及装置。

背景技术

随着FPGA(Field Programmable Gate Array，现场可编程门阵列)技术的发展，越来越多的小型通信系统都采用FPGA来实现。这些小型系统常用来传输小量数据比如控制状态指示信息、村级电话语音信息等。这些通信系统需要采用较为复杂的实现方法，因此需要投入较多的财力(如购买IP core，知识产权内核)和较长的开发时间，导致产品成本上升。例如，现有的技术方案，在进行通信时普遍采用数据帧结构加上8b/10b线路编码来实现，这要求购买8b/10b的编码和解码的IP core，同时还要控制comma(逗号，数据传输中一种常用的定界符)的产生来实现，增加了产品的成本，尤其对于小型、轻量化通信系统来说，对系统成本及开发效率都造成了极大地负面影响。

因此，需要提出一种低成本易于实现的自同步轻量化传输协议，尤其用于小型的点对点的通信系统中，降低系统成本，提高开发效率。

发明内容

一方面，本发明基于上述目的提出了一种自同步加解扰通信的方法，其中该方法包括以下步骤：

发送端将待传输数据按照帧头加原始数据的格式组合成数据帧；

发送端利用线性-反馈多项式对所述数据帧进行异或加扰，并发送给接收端；

接收端基于接收到的数据帧恢复同步时钟；

接收端利用线性-反馈多项式的反向多项式对接收到的数据帧进行异或解扰；

接收端基于同步时钟从解扰的数据帧中根据帧头解析出原始数据。

根据本发明的自同步加解扰通信的方法的实施例，其中线性-反馈多项式由发送端的反馈加扰器产生，反馈加扰器的电路包括在输入端和输出端之间由相互线性连接的多个D触发器组成的干路和从多个指定D触发器后向首位D触发器前反馈的支路。

根据本发明的自同步加解扰通信的方法的实施例，其中线性-反馈多项式的反向多项式由接收端的前馈解扰器产生，前馈解扰器的电路包括在输入端和输出端之间由相互线性连接的多个D触发器组成的干路和从多个指定D触发器前向末位D触发器后前馈的支路。

根据本发明的自同步加解扰通信的方法的实施例，其中接收端基于接收到的数据帧恢复同步时钟进一步包括：

根据接收到的数据帧采用高速时钟跟踪数据跳变沿的方式恢复同步时钟。

根据本发明的自同步加解扰通信的方法的实施例，其中根据接收到的数据帧采用高速时钟跟踪数据跳变沿的方式恢复同步时钟进一步包括：

对接收到的数据帧基于高速时钟做单位延迟；

将延迟的数据帧与接收到的数据帧做异或计算；

根据异或计算结果中的1确定跳变沿并生成跳变沿信号；

将根据接收到的数据帧确定的跳变沿信号接入本地时钟的D触发器清零端；

基于跳变沿信号对本地时钟信号的强制清零调整本地时钟的相位以恢复出同步时钟。

另一方面，本发明还提出了一种自同步加解扰通信的装置，其中该装置包括：