[发明专利]一种带有终端结构的超结MOSFET结构及制备方法

说明书

一种带有终端结构的超结MOSFET结构及制备方法，N+型衬底上表面附着有N型外延层；N型外延层的部分区域加工有多个阵列的P柱；两相邻P柱之间作为N柱；在P柱和N柱的上表面通过浅离子注入一层阱；阱的上表面刻蚀部分区域，在刻蚀区域通过离子注入获得源区；N型外延层上终端区和超结区之间浅离子注入一层P‑区；N型外延层上表面依次淀积二氧化硅层、多晶硅层作为MOSFET结构的栅极；钝化层光刻开孔、淀积获得源极和场限环；N+型衬底的下表面附着有Al/Si/Cu合金作为漏极。本发明采用深槽截止的方式进行终端结构的制备，槽内填充高阻硅，防止拐角击穿，提高器件的耐压能力。采用金属场限环降低PN结处的电场峰值，使得终端表面电场平坦化，有效解决了器件终端区的尖端放电效应，提升器件性能。

技术领域

本发明涉及一种带有终端结构的超结MOSFET结构及制备方法，属于半导体器件技术领域。

背景技术

超结功率MOSFET属于多子导电单极型器件，没有少子存储效应，开关速度快、工作效率高、开关损耗小；同时超结MOSFET器件的导通电阻小，有效降低了器件的通态功耗。超结MOSFET有效解决了击穿电压和导通电阻的矛盾，同时具备高击穿压和低导通电阻的特点，广泛应用于开关电源和同步整流电路中。

超结MOSFET器件常用于高压环境下，器件的击穿往往取决于一个小位置的的电场尖峰，尽管对元胞采取了很大程度上的优化和权衡妥协，但器件边缘的耐压不容忽视，需要考虑终端结构来提高器件的耐压。鉴于超结器件与传统器件不同，其漂移区由超结结构代替，其掺杂浓度很高，一方面高浓度掺杂区域耗尽使得空间电荷更集中，很容易使器件出现尖峰电场；另一方面高掺杂中性区的电阻更小，这使得电势更多的落到小范围的耗尽区上，从而大大增加了耗尽区电场峰值。边缘的杂质浓度非平衡很容易使得边缘区域无法完全耗尽，进而使后者发生。因此超结器件终端的相较传统VDMOS器件的终端设计更为复杂，需要考虑到电荷平衡。

终端结构的个数、间距对器件耐压起重要作用，终端结构的个数增加会提升器件耐压值，但是也会增大所占芯片面积，加大芯片成本。因此，在不增加终端结构个数的情况下，提高芯片终端结构的耐压特性，成为一个亟待解决的问题。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提出了一种带有终端结构的超结MOSFET结构及制备方法，在不增加芯片面积的基础上，提高芯片面积的利用率使得器件的耐压有所增强。有效解决器件终端的电荷平衡问题，避免高掺杂区的尖端放电效应，从而提高芯片的击穿电压。

本发明的技术方案是：

一种带有终端结构的超结MOSFET结构，包括：N+型衬底、N型外延层、源极、栅极和漏极、钝化层；

N+型衬底上表面附着有N型外延层；

N型外延层的部分区域加工有多个阵列的P柱，所述P柱采用深沟槽干法刻蚀工艺进行制备；

两相邻P柱之间作为N柱；N型外延层上P柱和N柱所在区域作为超结区；

在P柱和N柱的上表面通过浅离子注入一层阱；所述阱通过轻掺杂获得；

阱的上表面刻蚀部分区域，在刻蚀区域通过离子注入获得源区；

N型外延层的部分区域加工有终端结构，所述终端结构的掺杂物为P型高阻硅；

N型外延层上终端结构所在区域作为终端区；

N型外延层上终端区和超结区之间通过浅离子注入一层P-区；

N型外延层上表面部分区域依次淀积二氧化硅层、多晶硅层作为MOSFET结构的栅极；

栅极和N型外延层上表面淀积复合钝化层PSG作为钝化层；

钝化层的部分区域通过光刻开孔、淀积Al/Si/Cu合金获得源极和场限环；源极覆盖在源区的上表面；