[发明专利]增强型高电子迁移率晶体管器件

说明书

一种增强型高电子迁移率晶体管器件，包括设置于基板上的沟道层、阻挡层、P型氮化镓层、保护层、栅极以及源极与漏极。阻挡层设置于沟道层上，P型氮化镓层设置于阻挡层上，保护层设置于P型氮化镓层上。栅极设置于保护层中，栅极的上表面从保护层的上表面凸出。源极与漏极分别位于栅极的两侧，且设置于沟道层、阻挡层、P型氮化镓层及保护层中，源极与漏极的上表面从保护层的上表面凸出。

技术领域

本发明是有关于一种高电子迁移率晶体管(HEMT)，且特别是有关于一种增强型(E-mode)高电子迁移率晶体管器件。

背景技术

近年来，以III-V族化合物半导体为基础的HEMT器件因为其低阻值、高崩溃电压以及快速开关切换频率等特性，在高功率电子器件领域被广泛地应用。一般来说，HEMT器件可分为空乏型或常开型晶体管器件(D-mode)，以及增强型或常关型晶体管器件(E-mode)。增强型(E-mode)晶体管器件因为其提供的附加安全性以及其更易于由简单、低成本的驱动电路来控制，因而在业界获得相当大的关注，p-GaN增强型(E-mode)晶体管器件已成为目前电子器件领域主流。

在现有的p-GaN增强型(E-mode)晶体管器件制造工艺中，主要是将镁(Mg)掺杂进入GaN本体使其转换成P型半导体，通过p-GaN来空乏沟道(2DEG)。此制造工艺技术目前面临的一大关卡是交叉污染问题，在进行p-GaN刻蚀制造工艺及热制造工艺中，可能会使镁(Mg)散逸出来而导致产线污染。因此，如何有效地防止p-GaN增强型(E-mode)晶体管器件制造工艺中可能导致的镁(Mg)污染问题，为目前所需研究的重要方向。

发明内容

本发明提供一种增强型高电子迁移率晶体管器件，包括设置于P型氮化镓层上的保护层，可在此保护层上进行金属连线、刻蚀制造工艺及热制造工艺，而不会接触到P型氮化镓层，因此，可有效地防止镁污染问题。

本发明的增强型高电子迁移率晶体管器件包括设置于基板上的沟道层、阻挡层、P型氮化镓层、保护层、栅极以及源极与漏极。阻挡层设置于沟道层上，P型氮化镓层设置于阻挡层上，保护层设置于P型氮化镓层上。栅极设置于保护层中，栅极的上表面从保护层的上表面凸出。源极与漏极分别位于栅极的两侧，且设置于沟道层、阻挡层、P型氮化镓层及保护层中，源极与漏极的上表面从保护层的上表面凸出。

在本发明的一实施例中，增强型高电子迁移率晶体管器件更包括介电层，设置于栅极与保护层之间。

在本发明的一实施例中，栅极下方的保护层的厚度为1nm至10nm。

在本发明的一实施例中，P型氮化镓层的厚度为至少40nm。

在本发明的一实施例中，P型氮化镓层的厚度为40nm至80nm。

在本发明的一实施例中，保护层的材料包括氮化铝镓(AlGaN)或氮化铝铟镓(InAlGaN)。

在本发明的一实施例中，保护层的材料包括Al_XGa_1-XN，且X为0.05至0.3。

在本发明的一实施例中，P型氮化镓层的掺质为镁。

在本发明的一实施例中，沟道层的材料包括氮化镓(GaN)。

在本发明的一实施例中，阻挡层的材料包括氮化铝镓(AlGaN)。

基于上述，本发明提供一种增强型高电子迁移率晶体管器件，包括设置于P型氮化镓层上的保护层，可在此保护层上进行金属连线、刻蚀制造工艺及热制造工艺，而不会接触到P型氮化镓层，因此，可有效地防止镁污染问题，且可形成双沟道，使电流效率上升并保有增强型高电子迁移率晶体管器件的特性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明