[发明专利]电源下降重置电路以及电源下降重置信号产生方法

说明书

本公开涉及一种电源下降重置电路，包括但不限于：第一步骤电路，用以检测每单位时间的供电电压的变化，并响应于第一步骤电路判断每单位时间的供电电压的变化下降至零以下，以传送致能信号，其中，当每单位时间的Vcc的变化大于或等于零时，第一步骤电路不消耗任何电流；以及第二步骤电路，电性连接至第一步骤电路，并用以响应于接收致能信号，以检测Vcc，以及响应于判断Vcc下降至低于预设工作电压，以产生电源下降重置信号，其中第二步骤电路在接收致能信号后消耗工作电流。

技术领域

本公开涉及用于供电芯片的电源下降重置电路以及电源下降重置信号产生方法。

背景技术

传统上，电源重置(Power on Reset,POR)电路用以产生供电芯片(Power SupplyChip)的电源重置信号，且为了获得供电芯片的电流状态信息(Current StatusInformation)，会触发用于读取状态比特(Status Bits)的电源上升读取信号(Power upRead Signal)。在供电芯片的偏压(Vcc)下降至低于预设Vcc工作电压但高于接地电压的工作电压后，可触发全系统重启(System Wide Reboot)。POR电路由供电芯片使用，而当供电芯片处于待机模式(Standby Mode)时，供电芯片通常不允许消耗电流，但是当供电芯片处于待机模式时仍有可能发生电源下降。因为现实的供电芯片的特性可能与理想的供电芯片的特性不相同，故POR机制可能无法如预期地运作。

图1A是示出触发理想的POR电路的POR信号。依据图1A，假设最低Vcc工作电压电平111是预设的，并以虚线表示。随着Vcc电压上升，当Vcc电压在第一时间点101达到最低Vcc工作电压电平111时，POR将在第一时间点101发生。当Vcc工作电压在第二时间点102下降至低于最低Vcc工作电压电平111时，供电芯片将POR电路设置为准备好触发POR。当Vcc工作电压在第三时间点103回升并超过最低Vcc工作电压时，POR将在第三时间点103发生。然而，现实的POR电路可能与这些特性不相同。

图1B示出由供电芯片的典型POR电路产生的实际POR信号的特性。假设最低Vcc工作电压电平111是预设的，并以虚线表示。实际上，第四时间点104的POR重置电压可能低于最低Vcc工作电压电平111。此外，因为将POR电路设置为POR，Vcc可能下降得不够低。这样的问题在图1C中将进一步描述。

请参考图1C，假设最低Vcc工作电压电平是预设的，并以虚线表示。随着Vcc电压上升，当Vcc电压在第五时间点105超过最低Vcc工作电压电平111时，POR将在第五时间点105附近发生，但是发生POR的电压可能低于最低Vcc工作电压电平111。当Vcc工作电压在第六时间点106下降至低于最低Vcc工作电压时，供电芯片将POR电路设置为准备好触发POR。当Vcc工作电压在第七时间点107回升并超过最低Vcc工作电压时，POR将在第七时间点附近发生。然而，供电芯片在第六时间点106将POR电路设置为准备好触发POR的情况可能实际上不会发生，因为，在低于最低Vcc工作电压电平111的情况，Vcc工作电压实际上可能不会下降得足够多。因此，第七时间点附近的POR也不会发生。

上述问题可总结如下。第一，为了发生POR，以使Vcc工作电压完全达到预设电压并不容易。第二，在低于最低Vcc工作电压电平111的情况，Vcc工作电压可能不会下降至足够低的电压。第三，因为当供电芯片处于待机模式时POR电路应该几乎不消耗电流，故设计POR电路是不容易的。基于上述考虑，POR电路可能仍需要进行改进。

发明内容

为了解决上述问题，本公开涉及一种电源下降重置电路及其电源下降重置产生方法。