[发明专利]数据保持电路

权利要求书

1.一种数据保持电路，其特征在于，所述电路包含：

一第一电源开关，具有一第一连接端与一第二连接端，且该第一连接端耦接于一电源电压，其中，该第一电源开关于一睡眠模式中截止，且一第一漏电流流于该第一连接端与该第二连接端之间；

一第一反相器，具有一第一输入端、一第一输出端与一第一电源端，该第一电源端耦接于该第二连接端，该第一反向器包含一第一晶体管，该第一晶体管的第一端耦接于该第一电源端，该第一晶体管的第二端耦接于该第一输出端，其中，该第一晶体管于该睡眠模式中截止，且一第二漏电流于该第一电源端与该第一输出端之间；及

一第二反相器，具有一第二输入端、一第二输出端与一第二电源端，该第二输入端耦接于该第一输出端，该第二输出端耦接于该第一输入端，且该第二电源端耦接于该第二连接端；及

其中，该第一漏电流与该第二漏电流于该第二连接端上形成一稳态电压，且该稳态电压大于或等于一数据保持电压。

2.根据权利要求1所述的数据保持电路，其特征在于，所述第一电源开关包含一第二晶体管，该第二晶体管的临界电压小于该第一晶体管的临界电压，且该第二晶体管的宽长比和该第一晶体管的宽长比相等。

3.根据权利要求1所述的数据保持电路，其特征在于，所述第一电源开关包含一第二晶体管，该第二晶体管的临界电压和该第一晶体管的临界电压相等，且该第二晶体管的宽长比大于该第一晶体管的宽长比。

4.根据权利要求3所述的数据保持电路，其特征在于，所述第二晶体管的该宽长比与该第一晶体管的该宽长比的比值介于3至4之间。

5.根据权利要求1所述的数据保持电路，其特征在于，所述电路还包含：

一第二电源开关，具有一第三连接端与一第四连接端，且该第三连接端耦接于该电源电压，其中该第二电源开关于该睡眠模式中截止；

一第三反相器，具有一第三输入端、一第三输出端与一第三电源端，且该第三电源端耦接于该第四连接端；及

一第四反相器，具有一第四输入端、一第四输出端与一第四电源端，该第四输入端耦接于该第三输出端，该第四输出端耦接于该第三输入端，且该第四电源端耦接于该第四连接端；

一第一传输闸，耦接于该第一输出端与该第二输入端之间；

一第二传输闸，耦接于该第三输入端与该第四输出端之间；

一第三传输闸，耦接于耦接于该第三输出端与该第二输入端之间；及

一第四传输闸，耦接于一输入数据与该第三输入端之间。

6.一种数据保持电路，其特征在于，所述电路包含：

一第一电源开关，具有一第一连接端与一第二连接端，且该第一连接端耦接于一接地电压，其中，该第一电源开关于一睡眠模式中截止，且一第一漏电流流于该第一连接端与该第二连接端之间；

一第一反相器，具有一第一输入端、一第一输出端与一第一电源端，该第一电源端耦接于该第二连接端，该第一反向器包含一第一晶体管，该第一晶体管的第一端耦接于该第一电源端，该第一晶体管的第二端耦接于该第一输出端，其中，该第一晶体管于该睡眠模式中截止，且一第二漏电流于该第一电源端与该第一输出端之间；及

一第二反相器，具有一第二输入端、一第二输出端与一第二电源端，该第二输入端耦接于该第一输出端，该第二输出端耦接于该第一输入端，且该第二电源端耦接于该第二连接端；及

其中，该第一漏电流与该第二漏电流于该第二连接端上形成一稳态电压，且该稳态电压小于一数据保持电压。

7.根据权利要求6所述的数据保持电路，其特征在于，所述第一电源开关包含一第二晶体管，该第二晶体管的临界电压小于该第一晶体管的临界电压，且该第二晶体管的宽长比和该第一晶体管的宽长比相等。

8.根据权利要求6所述的数据保持电路，其特征在于，所述第一电源开关包含一第二晶体管，该第二晶体管的临界电压和该第一晶体管的临界电压相等，且该第二晶体管的宽长比大于该第一晶体管的宽长比。