[发明专利]数据保持电路

说明书

一种数据保持电路包含电源开关、第一反相器与第二反相器。第一反相器的晶体管的二端分别耦接于第一反相器的第一电源端和第一输出端。电源开关的第一连接端耦接于电源电压，且第二连接端耦接于第一电源端及第二反相器的第二电源端。第二反相器的第二输入端与第二输出端分别耦接于第一反相器的第一输出端与第一输入端。于睡眠模式中，电源开关与晶体管截止。第一漏电流流于第一连接端与第二连接端之间。第二漏电流流于第一电源端与第一输出端之间。第一漏电流与第二漏电流于第二连接端上形成大于或等于数据保持电压的稳态电压。

技术领域

本发明关于数据保持技术，特别是一种数据保持电路。

背景技术

在数位系统中，为了使系统能于电力复原后迅速地执行复电前的工作而不重置，数据保持电路便肩负着保持断电当下的数据的重要任务。

传统上，数据保持电路可利用主仆正反器来实现。一般而言，主仆正反器包含主栓锁器和朴栓锁器。并且，在进入睡眠模式时，主仆正反器的电源会被关闭，但朴栓锁器的电源并不会关闭，以藉此通过不断电的朴栓锁器来保持数据。但是，如此一来，数据保持电路的保持功率消耗会很大。

发明内容

在一实施例中，一种数据保持电路包含第一电源开关、第一反相器与第二反相器。第一电源开关具有第一连接端与第二连接端，且第一连接端耦接于电源电压。第一电源开关于睡眠模式中截止，且第一漏电流流于第一连接端与第二连接端之间。第一反相器具有第一输入端、第一输出端与第一电源端。第一电源端耦接于第二连接端。第一反相器包含第一晶体管。第一晶体管的第一端耦接于第一电源端且第一晶体管的第二端耦接于第一输出端。第一晶体管于睡眠模式中截止，且第二漏电流流于第一电源端与第一输出端之间。第二反相器具有第二输入端、第二输出端与第二电源端。第二输入端耦接于第一输出端，第二输出端耦接于第一输入端，且第二电源端耦接于第二连接端。第一漏电流与第二漏电流于第二连接端上形成稳态电压，且稳态电压大于或等于数据保持电压。

在一实施例中，一种数据保持电路包含第一电源开关、第一反相器与第二反相器。第一电源开关具有第一连接端与第二连接端，且第一连接端耦接于接地电压，第一电源开关于睡眠模式中截止，且第一漏电流流于第一连接端与第二连接端之间。第一反相器具有第一输入端、第一输出端与第一电源端。第一电源端耦接于第二连接端。第一反相器包含第一晶体管。第一晶体管的第一端耦接于第一电源端且第一晶体管的第二端耦接于第一输出端。第一晶体管于睡眠模式中截止，且第二漏电流流于第一电源端与第一输出端之间。第二反相器具有第二输入端、第二输出端与第二电源端。第二输入端耦接于第一输出端，第二输出端耦接于第一输入端，且第二电源端耦接于第二连接端。第一漏电流与第二漏电流于第二连接端上形成稳态电压，且稳态电压小于数据保持电压。

附图说明

图1为数据保持电路的第一实施例的概要示意图。

图2为数据保持电路的第二实施例的概要示意图。

图3为数据保持电路的第一实施例的一实施态样的概要示意图。

图4为数据保持电路的第二实施例的一实施态样的概要示意图。

附图标号

100数据保存电路 110第一反相器

120第二反相器 130第三反相器

140第四反相器 CK时脉信号

CKB时脉信号 D1输入数据

D2输入数据 I1第一漏电流

I2第二漏电流 L1电源线

LM1主栓锁器 LS1朴栓锁器