[发明专利]半导体器件及其制造方法有效
申请号: | 201911350902.7 | 申请日: | 2019-12-24 |
公开(公告)号: | CN111029252B | 公开(公告)日: | 2022-09-02 |
发明(设计)人: | 张怡;周海洋 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L27/11521;H01L29/423 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 曹廷廷 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件的制造方法,其特征在于,包括:
提供衬底;
在所述衬底上依次形成有第一介质层、浮栅、第二介质层、控制栅和字线区域,所述字线区域依次贯穿所述控制栅、第二介质层和浮栅并暴露出所述第一介质层的顶面并用于填充字线,所述控制栅在所述字线区域中形成暴露出所述第二介质层的部分顶面的控制栅转角,所述字线区域的侧壁上形成有覆盖于所述浮栅、第二介质层和控制栅的侧壁以及所述控制栅转角处的间隔氧化层,所述第一介质层为氧化层;
沿字线区域湿法蚀刻间隔氧化层和第一介质层,以减薄位于字线区域下方的第一介质层形成隧穿氧化层,以及减薄间隔氧化层形成侧壁氧化层,以使控制栅转角处的侧壁氧化层在水平方向上的厚度与隧穿氧化层在垂直方向上的厚度的比为125%至145%。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述控制栅转角处的侧壁氧化层在水平方向上的厚度与隧穿氧化层在垂直方向上的厚度的比为142%。
3.如权利要求1所述的半导体器件的制造方法,其特征在于,在字线区域形成的所述第一介质层在垂直方向上的厚度为172纳米,通过湿法蚀刻所述第一介质层之后形成的隧穿氧化层在垂直方向上的厚度为103纳米;形成所述间隔氧化层在水平方向上的厚度为204纳米,通过湿法蚀刻所述间隔氧化层形成的侧壁氧化层在水平方向上的厚度为124纳米;在湿法蚀刻之前,所述控制栅转角处的间隔氧化层在水平方向上的厚度为215纳米;在湿法蚀刻之后,所述控制栅转角处的侧壁氧化层在水平方向上的厚度为147纳米。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述半导体器件为分栅式闪存。
5.如权利要求1所述的半导体器件的制造方法,其特征在于,所述第二介质层为ONO叠层。
6.如权利要求1所述的半导体器件的制造方法,其特征在于,所述隧穿氧化层和侧壁氧化层均为二氧化硅。
7.如权利要求1所述的半导体器件的制造方法,其特征在于,所述衬底上形成有源极和漏极。
8.如权利要求1所述的半导体器件的制造方法,其特征在于,所述衬底为硅、锗、绝缘体上硅、金刚石上硅、第Ⅲ簇或者第Ⅴ簇半导体化合物。
9.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述侧壁氧化层之间的隧穿氧化层上的字线区域形成字线。
10.一种半导体器件,其特征在于,采用如权利要求1-9中任一项所述的半导体器件的制造方法形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911350902.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造