[发明专利]半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，该制造方法包括：提供衬底；在所述衬底上依次形成有第一介质层、浮栅、第二介质层和控制栅，以及形成于所述浮栅、第二介质层和控制栅侧壁的间隔氧化层，所述第一介质层为氧化层；沿字线区域湿法蚀刻间隔氧化层和第一介质层，以减薄第一介质层形成隧穿氧化层，以及减薄间隔氧化层形成侧壁氧化层，以使控制栅转角处的侧壁氧化层与隧穿氧化层的厚度比为125％至145％。本发明能够提高半导体器件的控制栅与字线之间抗压能力，能够使半导体器件的擦除性能更加稳定、擦除效果更好，能够提高半导体器件的质量。

技术领域

本发明涉及集成电路设计领域，特别涉及一种半导体器件及其制造方法。

背景技术

在半导体器件的制造工艺中，随着半导体器件的特征尺寸的逐渐缩小，字线的特征尺寸也越来越小。例如90纳米以下特征尺寸的半导体器件，分栅快闪存储器在擦除过程中，控制栅与字线之间需要较大的电压差，因此，本领域中亟需一种半导体器件的制造方法，以提高分快闪存储器的控制栅与字线之间抗压能力。

发明内容

本发明的目的在于，提供了一种半导体器件及其制造方法，以提高半导体器件的控制栅与字线之间抗压能力。

为达到上述目的，本发明提供一种半导体器件的制造方法，包括：提供衬底；在所述衬底上依次形成有第一介质层、浮栅、第二介质层和控制栅，以及形成于所述浮栅、第二介质层和控制栅侧壁的间隔氧化层，所述第一介质层为氧化层；沿字线区域湿法蚀刻间隔氧化层和第一介质层，以减薄位于字线区域下方的第一介质层形成隧穿氧化层，以及减薄间隔氧化层形成侧壁氧化层，以使控制栅转角处的侧壁氧化层与隧穿氧化层的厚度比为125％至145％。

进一步的，本发明提供的半导体器件的制造方法，所述控制栅转角处的侧壁氧化层厚度与隧穿氧化层的厚度比为142％。

进一步的，本发明提供的半导体器件的制造方法，在字线区域形成的所述第一介质层的厚度为172纳米，通过湿法蚀刻所述第一介质层之后形成的隧穿氧化层的厚度为103纳米；形成所述间隔氧化层厚度为204纳米，通过湿法蚀刻所述间隔氧化层形成的侧壁氧化层的厚度为124纳米；在湿法蚀刻之前，所述控制栅转角处的间隔氧化层厚度为215纳米；在湿法蚀刻之后，所述控制栅转角处的侧壁氧化层厚度为147纳米。

进一步的，本发明提供的半导体器件的制造方法，所述半导体器件为分栅式闪存。

进一步的，本发明提供的半导体器件的制造方法，所述第二介质层为ONO叠层。

进一步的，本发明提供的半导体器件的制造方法，所述隧穿氧化层和侧壁氧化层均为二氧化硅。

进一步的，本发明提供的半导体器件的制造方法，所述衬底上形成有源极和漏极。

进一步的，本发明提供的半导体器件的制造方法，所述衬底为硅、锗、绝缘体上硅、金刚石上硅、第Ⅲ簇或者第Ⅴ簇半导体化合物。

进一步的，本发明提供的半导体器件的制造方法，在所述侧壁氧化层之间的隧穿氧化层上的字线区域形成字线。

为了解决上述技术问题，本发明还提供一种半导体器件，采用如上述的半导体器件的制造方法形成。