[发明专利]一种低栅漏电容碳化硅DI-MOSFET制备方法

权利要求书

1.一种低栅漏电容SiC DI-MOSFET制备方法，其具体步骤包括：

步骤S1：选取SiC衬底（7）的上表面同质生长有SiC外延层（6）的外延片；

步骤S2：对SiC外延层（6）上表面局部区域进行p型掺杂，形成p型掺杂区（5），在p型掺杂区（5）上表面通过离子注入形成n型离子注入区形成n型掺杂区（4），并高温退火激活注入杂质，p型掺杂区（5）上表面与n型掺杂区（4）的上表面重合，p型掺杂区（5）和n型掺杂区（4）共同构成源区，并且使p型掺杂区（5）包围n型掺杂区（4）；

步骤S3：在SiC外延层（6）上表面未注入掺杂的区域通过光刻掩膜进行局部Si离子（9）注入，使SiC非晶化；

步骤S4：进行热氧化处理，使得非晶化的离子注入区（9）以及p型掺杂区（5）、n型掺杂区（4）和SiC外延层（6）上表面裸露的部分被氧化，从而形成氧化介质层（2）；

步骤S5：在氧化后的介质层（2）表面淀积栅极导电材料（3）并刻蚀掉两侧的小部分，使得形成栅极导电材料（3）在垂直方向上能够覆盖到部分p型掺杂区（5）和n型掺杂区（4）；

步骤S6：沉积或生长一层介质层（2）将所述栅极导电材料（3）完全包覆，刻蚀介质层2形成源极接触孔；

步骤S7：在SiC外延层（6）上方淀积覆盖源区和所述介质层（2）的源级金属（1），以及在所述SiC衬底（7）下方沉积漏极金属（8），并退火制备欧姆接触。

2.根据权利要求1所述的低栅漏电容SiC DI-MOSFET制备方法，其特征在于：步骤S2中高温退火激活注入杂质的温度为1200-2000℃。

3.根据权利要求1所述的低栅漏电容SiC DI-MOSFET制备方法，其特征在于：所述栅极导电材料（3）为金属、多晶硅或金属与Si的合金，或者是金属、多晶硅和Si中2种或2种以上的叠层结构。

4.根据权利要求1所述的低栅漏电容SiC DI-MOSFET制备方法，其特征在于：n型掺杂区（4）的掺杂浓度为1x10¹⁶cm^-3-1x10²⁰cm^-3；p型掺杂区（5）的掺杂浓度为1x10¹³cm^-3-1x10¹⁹cm^-3。

5.根据权利要求1所述的低栅漏电容SiC DI-MOSFET制备方法，其特征在于：SiC外延片由N+SiC衬底和N-型外延层组成，SiC外延层（6）和SiC衬底（7）的晶型为4H或6H，SiC外延层（6）厚度为0um-500um。

6.根据权利要求1所述的低栅漏电容SiC DI-MOSFET制备方法，其特征在于：步骤S3中局部Si离子注入区（9）注入深度为30nm-1000nm，浓度为1x10¹⁸cm^-3-1x10²²cm^-3。

7.根据权利要求1所述的低栅漏电容SiC DI-MOSFET制备方法，其特征在于：步骤S4中所述介质层（2）为SiO₂氧化层，生成SiO₂氧化层热氧化处理的温度为600℃-2000℃，氧化气体为干氧、湿氧、NO、N₂O、NO₂和氧气中的一种或者多种，或者为含氮的混合气体。

8.根据权利要求1所述的低栅漏电容SiC DI-MOSFET制备方法，其特征在于：步骤S6中所述介质层（2）为SiO₂氧化层，形成方法为物理气相沉积（PVD）、化学气相沉积（CVD），或是由一层多晶硅或者非晶硅或者单晶硅经过热氧化形成。