[发明专利]一种低栅漏电容碳化硅DI-MOSFET制备方法

说明书

本发明提出了一种低栅漏电容SiC DI‑MOSFET的制备方法来解决栅漏电容大导致的器件工作频率低，动态损耗大的问题，具体步骤包括：选取形成有碳化硅（SiC）外延层的半导体衬底；通过光刻掩膜对其进行区域离子注入，并高温退火激活注入杂质；对未注入掺杂的外延层通过光刻掩膜进行局部Si离子注入；在600℃‑2000℃下热生长氧化层；淀积多晶硅并刻蚀掉不需要的部分形成栅极；淀积介质层将栅极包覆并刻蚀形成源级接触孔；在介质层上方淀积覆盖源区和介质层的源级金属，在衬底下方沉积漏极金属，并退火制备欧姆接触。由于采用上述技术方案，栅氧化层厚度增加，栅漏电容减小、器件的开关速度提升、工作频率提高、器件的开关损耗减小。

技术领域

本发明涉及半导体领域，尤其涉及一种低栅漏电容碳化硅DI-MOSFET制备方法。

背景技术

半导体技术一直是推动电力电子行业发展的决定性力量。功率硅器件(Silicon，Si)的应用已经相当成熟，但随着日益增长的行业需求，硅器件由于其本身物理特性的限制，已经开始不适用于一些高压、高温、高效率及高功率密度的应用场合。碳化硅(SiliconCarbide，SiC)材料因其优越的物理特性，开始受到人们的关注和研究，碳化硅技术得到了迅速发展。碳化硅是宽禁带半导体材料的一种，也是第三代半导材料的重要组成部分，具有高临界击穿电场强度、高饱和电子迁移率、高热导率、耐腐蚀、硬度大等优点。在众多碳化硅半导体器件中，碳化硅DI- MOSFET(Double Implanted Metal Oxide SemiconductorField Effect Transistor)是最具优势特性的开关器件，具有易驱动、开关速度快、低功耗等优点。这种器件主要通过两次离子注入，首先形成n型掺杂区和包围n型掺杂区的p型掺杂区，其次在SiC表面通过热氧化形成栅氧层，并在其上淀积多晶硅形成一个MOS结构，然后淀积介质层将栅极隔离，最后淀积源级金属和漏极金属并退火制备源、漏电极。

然而，在开关电源中，MOS管本身内部结构、开关过程和损耗复杂，大批MOS管由于短时过功率烧毁失效，因为对大的MOS管进行开关操作时，需要对寄生电容充放电，这样会引起驱动损耗，开关损耗，降低开关速度。

发明内容

本发明提出了一种低栅漏电容SiC DI-MOSFET的制备方法，通过增厚栅极与未注入掺杂的外延层之间的氧化层厚度从而降低器件的栅漏电容，从而提高器件工作频率，减小器件的动态损耗。

为实现本发明的目的，本发明提供如下技术方案：

一种低栅漏电容SiC DI-MOSFET制备方法，其具体步骤包括：

步骤S1：选取SiC衬底的上表面同质生长有SiC外延层的外延片；

步骤S2：对SiC外延层上表面局部区域进行p型掺杂，形成p型掺杂区，在p型掺杂区上表面通过离子注入形成n型离子注入区形成n型掺杂区，并高温退火激活注入杂质，P型掺杂区上表面与n型掺杂区的上表面重合，p型掺杂区和n型掺杂区共同构成源区，并且使p型掺杂区包围n型掺杂区；

步骤S3：在SiC外延层上表面未注入掺杂的区域通过光刻掩膜进行局部Si离子注入，使SiC非晶化；

步骤S4：进行热氧化处理，使得非晶化的离子注入区以及p型掺杂区、n型掺杂区和SiC外延层上表面裸露的部分被氧化，从而形成氧化介质层；

步骤S5：在氧化后的介质层表面淀积栅极导电材料并刻蚀掉两侧的小部分，使得形成栅极导电材料在垂直方向上能够覆盖到部分p型掺杂区和n型掺杂区；

步骤S6：沉积或生长一层介质层将所述栅极导电材料完全包覆，刻蚀介质层形成源极接触孔

步骤S7：在SiC外延层上方淀积覆盖源区和所述介质层的源级金属，以及在所述SiC衬底下方沉积漏极金属，并退火制备欧姆接触。