[发明专利]双边延时电路

权利要求书

1.一种双边延时电路，其特征在于，其包括第0反相器、第0迟延电路、第1迟延电路、锁存器；

延时电路输入信号接第0反相器及第0迟延电路的输入，第0反相器的输出接第1迟延电路的输入；

第0迟延电路、第1迟延电路的输出分别接锁存器的两个输入端；

第0迟延电路、第1迟延电路为完全相同的电路；

锁存器的输出作为双边延时电路输出信号。

2.根据权利要求1所述的双边延时电路，其特征在于，

第0迟延电路、第1迟延电路同为上升沿迟延电路或同为下降沿迟延电路。

3.根据权利要求1所述的双边延时电路，其特征在于，

所述锁存器包括第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第零NMOS管、第一NMOS管、第二NMOS管、第三NMOS管；

第零PMOS管的漏极、第零NMOS管的漏极、第一PMOS管的栅极、第一NMOS管的栅极、第三PMOS管的漏极及第二NMOS管的漏极接在一起；

第一PMOS管的漏极、第一NMOS管的漏极、第三PMOS管的栅极及第二NMOS管的栅极相接，作为延时电路输出信号输出端；

第零PMOS管的源极接电源正,栅极作为复位端；

第零NMOS管的源极接地,栅极作为置位端；

第一PMOS管的源极接电源正；

第一NMOS管的源极接地；

第二PMOS管的源极接电源正，漏极接第三PMOS管的源极；

第二PMOS管的栅极作为置位端；

第三NMOS管的漏极接第二NMOS管的源极，源极接地，栅极作为复位端。

4.根据权利要求3所述的双边延时电路，其特征在于，

第0迟延电路的输出直接或经过两个串接的反相器接锁存器一个输入端；

第1迟延电路的输出经过一个反相器接锁存器的另一输入端。

5.根据权利要求3或4所述的双边延时电路，其特征在于，

第0迟延电路、第1迟延电路同为上升沿迟延电路；

第0迟延电路的输出直接或经过两个串接的反相器接锁存器置位端；

第1迟延电路的输出经过一个反相器接锁存器的复位端。

6.根据权利要求3所述的双边延时电路，其特征在于，

所述上升沿迟延电路，其包括第五PMOS管、第五NMOS管、第一电阻、第一电容、第六反相器；

第五PMOS管、第五NMOS管的栅极相接作为上升沿迟延电路的输入端；

第五PMOS管的源极接电源正；

第五NMOS管的源极接地；

第五PMOS管的漏极经第一电阻接第五NMOS管的漏极；

第六反相器的输入接第五PMOS管的漏极，输出作为上升沿迟延电路的输出端；

第一电容接在第六反相器的输入同地之间。

7.根据权利要求3所述的双边延时电路，其特征在于，

第0迟延电路、第1迟延电路同为下降沿迟延电路；

第0迟延电路的输出直接或经过两个串接的反相器接锁存器复位端；

第1迟延电路1的输出经过一个反相器接锁存器的置位端。

8.根据权利要求7所述的双边延时电路，其特征在于，

所述下降沿迟延电路包括第五PMOS管、第五NMOS管、第一电阻、第一电容、第六反相器；

第五PMOS管、第五NMOS管的栅极相接作为下降沿迟延电路的输入端；

第五PMOS管的源极接电源正；

第五NMOS管的源极接地；

第五PMOS管的漏极经接第一电接第五NMOS管的漏极；

第六反相器的输入接第五NMOS管的漏极，输出作为下降沿迟延电路的输出端；

第一电容接在第六反相器的输入同地之间。

9.根据权利要求1所述的双边延时电路，其特征在于，

所述锁存器为两个与非门构成的RS锁存器。