[发明专利]双边延时电路在审
申请号: | 201911362351.6 | 申请日: | 2019-12-26 |
公开(公告)号: | CN111030647A | 公开(公告)日: | 2020-04-17 |
发明(设计)人: | 汪齐方;陈涛 | 申请(专利权)人: | 普冉半导体(上海)有限公司 |
主分类号: | H03K5/134 | 分类号: | H03K5/134;H03K5/00 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 王江富 |
地址: | 201210 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 双边 延时 电路 | ||
本发明公开了一种双边延时电路,其包括第0反相器、第0迟延电路、第1迟延电路、锁存器;延时电路输入信号接第0反相器及第0迟延电的输入,第0反相器的输出接第1迟延电路的输入;第0迟延电路、第1迟延电路的输出分别接锁存器的两个输入端;第0迟延电路、第1迟延电路为完全相同的电路;锁存器的输出作为双边延时电路输出信号。本发明的双边延时电路,其输入信号及输出信号具有相同的上升和下降沿延时。
技术领域
本发明涉及半导体电路设计技术,特别涉及一种双边延时电路。
背景技术
在各种集成电路设计中,由于时序的匹配,一般总是会用到信号延时电路,有时候需要单边延时,如上升沿延时,下降沿延时,有时候又需要用到双边延时(信号上升沿和上升沿都延时)。传统的双边延时由于电路工作电压,工作温度等的变化,造成上升沿和下降沿的延时偏差太大。
在传统的信号传输延迟电路中,由于PMOS/NMOS工艺变化趋势不会完全一样,信号的翻转点会随着温度、电压、工艺角的变化而变化,所以信号传输的上升沿延时和下降沿延时会不相同。
传统的双边延时电路如图1,延时电路输入信号IN接第0反相器INV0输入端,第0反相器输出反相输入信号INB到电阻R0一端,电阻R0另一端接电容C0及第一反相器INV1的输入端,电容C0另一端接地,第一反相器INV1输出延时电路输出信号OUT。
当输入信号IN从低电平(Ground)向高电平转化时,如图2所示,第0反相器INV0的PMOS关闭,NMOS打开,第一反相器INV1的输入端开始从高电平(Power)放电,当第一反相器INV1的输入端的电压达到第一反相器INV1的翻转点,延时电路输出信号OUT从低电平变化到高电平,从而完成从延时电路输入信号IN到输出信号OUT的上升沿延时;反之,输入信号IN从高电平(Power)向低电平转化时,如图2所示,第0反相器INV0的PMOS打开,NMOS关闭,第一反相器INV1的输入端开始从低电平(Ground)充电,当第一反相器INV1的输入端电压达到第一反相器INV1的翻转点,延时电路输出信号OUT从高电平变化到低电平,从而完成从延时电路输入信号IN到输出信号OUT的下降沿延时。但是,第一反相器INV1的反转点受到电路操作温度、操作电压变化影响较大,造成上升沿和下降沿延迟偏差很大。如图3所示,上升沿迟延时间TDR0不等于下降沿迟延时间TDF0,两者的值受电压和温度影响较大。
发明内容
本发明要解决的技术问题是提供一种双边延时电路,其输入信号及输出信号具有相同的上升和下降沿延时。
为解决上述技术问题,本发明提供的双边延时电路,其包括第0反相器、第0迟延电路、第1迟延电路、锁存器;
延时电路输入信号接第0反相器及第0迟延电路的输入,第0反相器的输出接第1迟延电路的输入;
第0迟延电路、第1迟延电路的输出分别接锁存器的两个输入端;
第0迟延电路、第1迟延电路为完全相同的电路;
锁存器的输出作为双边延时电路输出信号。
较佳的,第0迟延电路、第1迟延电路同为上升沿迟延电路或同为下降沿迟延电路。
较佳的,所述锁存器包括第零PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第零NMOS管、第一NMOS管、第二NMOS管、第三NMOS管;
第零PMOS管的漏极、第零NMOS管的漏极、第一PMOS管的栅极、第一NMOS管的栅极、第三PMOS管的漏极及第二NMOS管的漏极接在一起;
第一PMOS管的漏极、第一NMOS管的漏极、第三PMOS管的栅极及第二NMOS管的栅极相接,作为延时电路输出信号输出端;
第零PMOS管的源极接电源正,栅极作为复位端;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于普冉半导体(上海)有限公司,未经普冉半导体(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911362351.6/2.html,转载请声明来源钻瓜专利网。