[发明专利]一种集成电路VLSI的布线方法有效
申请号: | 201911363307.7 | 申请日: | 2019-12-26 |
公开(公告)号: | CN111125981B | 公开(公告)日: | 2022-06-21 |
发明(设计)人: | 黄海山;张亚东;陈建利;李起宏;陆涛涛;刘伟平 | 申请(专利权)人: | 北京华大九天科技股份有限公司 |
主分类号: | G06F30/36 | 分类号: | G06F30/36 |
代理公司: | 北京德崇智捷知识产权代理有限公司 11467 | 代理人: | 王金双 |
地址: | 100102 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成电路 vlsi 布线 方法 | ||
1.一种集成电路VLSI的布线方法,其特征在于,包括以下步骤:
1)读入线网端口信息,生成端口图形;
所述步骤1)进一步包括,初始状态时,所述端口图形之间不存在连接关系,每个所述端口图形为一个连通体;
2)根据布线相关参数构建网格图;
3)连接邻近的两个连通体,生成新的连通体,以所述新的连通体和所述网格图重合的格子做为参与下次连接邻近的两个连通体迭代的扩展起始点;
4)重复步骤3)至所述线网中所有端口图形和其连线组成新的连通体。
2.根据权利要求1所述的集成电路VLSI的布线方法,其特征在于,还包括,检查布线结果并输出线长数据。
3.根据权利要求1所述的集成电路VLSI的布线方法,其特征在于,步骤2)进一步包括,将所述线网的布线区域构造为行乘列乘高的矩形块组成的三维结构。
4.根据权利要求3所述的集成电路VLSI的布线方法,其特征在于,当布线结点穿过两个相邻的所述矩形块时,则生成了布线的路径。
5.根据权利要求1所述的集成电路VLSI的布线方法,其特征在于,所述步骤3)进一步包括,
在布线生成路径的迭代过程中,所述连通体包括路径连通的所述端口图形和路径图形的集合。
6.根据权利要求1所述的集成电路VLSI的布线方法,其特征在于,所述步骤3)进一步包括,每个所述端口图形包括一个优先队列,所述优先队列以结点的代价升序排序,优先弹出代价小的所述结点。
7.根据权利要求6所述的集成电路VLSI的布线方法,其特征在于,还包括,初始时,将每个所述端口图形与网格重合的格子结点加入所述端口对应的优先队列中,作为所述端口对应扩展波扩展的起始点。
8.根据权利要求1所述的集成电路VLSI的布线方法,其特征在于,所述步骤3)进一步包括,每个所述连通体包括一个扩展波,多个所述扩展波同时扩展寻找最短曼哈顿距离的连通体。
9.一种计算机可读存储介质,其上存储有计算机指令,其特征在于,所述计算机指令运行时执行权利要求1至8任一项所述的集成电路VLSI的布线方法步骤。
10.一种集成电路VLSI的布线装置,其特征在于,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机指令,所述处理器运行所述计算机指令时执行权利要求1至8任一项所述的集成电路VLSI的布线方法步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华大九天科技股份有限公司,未经北京华大九天科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911363307.7/1.html,转载请声明来源钻瓜专利网。