[发明专利]一种集成电路VLSI的布线方法有效
申请号: | 201911363307.7 | 申请日: | 2019-12-26 |
公开(公告)号: | CN111125981B | 公开(公告)日: | 2022-06-21 |
发明(设计)人: | 黄海山;张亚东;陈建利;李起宏;陆涛涛;刘伟平 | 申请(专利权)人: | 北京华大九天科技股份有限公司 |
主分类号: | G06F30/36 | 分类号: | G06F30/36 |
代理公司: | 北京德崇智捷知识产权代理有限公司 11467 | 代理人: | 王金双 |
地址: | 100102 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成电路 vlsi 布线 方法 | ||
一种集成电路VLSI的布线方法,包括以下步骤:1)读入线网端口信息,生成端口图形;2)根据布线相关参数构建网格图;3)连接邻近的两个连通体,生成新的连通体,以所述新连通体和所述网格图重合的格子为参与下一次连接邻近的两个连通体迭代的扩展起始点;4)重复步骤3)至所述线网中所有端口图形和其连线组成新的连通体。本发明的集成电路VLSI的布线方法,能够从已生成的布线路径中的某一点出发,连接到其他端口图形或布线路径上,打破了kruskal,prim等传统算法只能端点图形连接到端点的限制,显著减少布线线长。
技术领域
本发明涉及集成电路VLSI技术领域,特别是涉及一种集成电路VLSI的布线方法。
背景技术
在超大规模集成电路VLSI详细布线阶段,一个线网往往有多个等待连接的端口图形,为了优化连通线网后线网线长这个重要的代价值,常用的算法是使用prim,kruskal等最小生成树算法思想构造线网端口图形间的连接关系,但是以上最小生成树算法只能实现端口图形到端口图形的连线,无法优化、减少布线时的线长。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种集成电路VLSI的布线方法,在详细布线阶段中,能够从已生成的布线路径中的某一点出发,连接到其他端口图形或布线路径上,打破了kruskal,prim等传统算法只能端点图形连接到端点的限制,显著减少布线线长。
为实现上述目的,本发明提供的一种集成电路VLSI的布线方法,包括以下步骤:
1)读入线网端口信息,生成端口图形;
2)根据布线相关参数构建网格图;
3)连接邻近的两个连通体,生成新的连通体,以所述新的连通体和所述网格图重合的格子做为参与下次连接邻近的两个连通体迭代的扩展起始点;
4)重复步骤3)至所述线网中所有端口图形和其连线组成新的连通体。
进一步地,还包括,检查布线结果并输出线长数据。
进一步地,所述步骤2)进一步包括,将所述线网的布线区域构造为行乘列乘高的矩形块组成的三维结构。
进一步地,当穿过两个相邻的所述矩形块时,则生成了布线的路径。
进一步地,所述步骤3)进一步包括,
初始状态时,所述端口图形之间不存在连接关系,每个所述端口图形为一个连通体;
在布线生成路径的迭代过程中,所述连通体包括生成路径连通的所述端口图形和路径图形的集合。
进一步地,所述步骤3)进一步包括,每个所述端口图形包括一个优先队列,所述优先队列以结点的代价升序排序,优先弹出代价小的所述结点。
进一步地,还包括,初始时,将每个所述端口图形与所述网格重合的格子结点加入所述端口对应的优先队列中,作为所述端口对应扩展波扩展的起始点。
进一步地,所述步骤3)进一步包括,每个所述连通体包括一个扩展波,多个所述扩展波同时扩展寻找最短曼哈顿距离的连通体。
为实现上述目的,本发明还提供一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行如上文所述的集成电路VLSI的布线方法步骤。
为实现上述目的,本发明还提供一种集成电路VLSI的布线装置,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的计算机指令,所述处理器运行所述计算机指令时执行如上文所述的集成电路VLSI的布线方法步骤。
本发明的一种集成电路VLSI的布线方法,具有以下有益效果:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华大九天科技股份有限公司,未经北京华大九天科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911363307.7/2.html,转载请声明来源钻瓜专利网。