[发明专利]数据校验方法及电路

说明书

本发明实施例提供一种数据校验方法及电路，属于计算机技术领域。该方法包括：读取数据块和数据块的校验码；根据数据块中每个比特在数据块中的地址，将数据块的每个比特依次映射到n维空间，且每一维度的数据长度k相同，n和k是正整数；根据映射到n维空间的数据块和校验码来校验数据块，以判断数据块中是否存在错误比特；以及当存在错误比特时，输出错误比特在数据块中的地址。通过本发明能够实现对EFUSE中多行数据进行保护，提高编码效率。

技术领域

本公开涉及计算机技术领域，更具体地，涉及一种数据校验方法及电路。

背景技术

随着集成电路的发展，芯片的集成度和电路的复杂性都在不断提升，同时也为芯片的设计和生产带来了更大的挑战。为了提高制造工艺的良率，需要对芯片的制造缺陷部分进行修复或者关闭，并在生产过程将相应信息记录在芯片中。芯片中部分模拟设计需要在生产过程中进行测试并配置不同参数，相应的配置信息也需要在记录在芯片中。随着芯片设计日益复杂化，需求日益多样化，在芯片生产和后续使用过程中，需要配置各类定制化参数并存储在芯片中。由于信息安全的重要性越发突出，如何解决可信根的问题已经有了大量的研究，其中一个重要的方向即是在芯片中储存一段秘密信息。

以上各类需求，均需要将信息存储在芯片内的掉电非易失存储器。EFUSE由于实现简单，可靠性高，成为了以上各类应用场景的理想解决方案。但是，EFUSE本身也会在制造过程、烧录过程和使用过程中出现缺陷，损坏在其中存储的数据。现有的解决方案主要是通过增加冗余单元替换有缺陷的单元，这样仅仅只能解决在制造和烧录过程中产生的缺陷，对于使用过程中出现的缺陷无法检测和修复。随着EFUSE的芯片中大量的应用，如何修复EFUSE的缺陷，保证数据的可靠性，变得越发重要。

发明内容

有鉴于此，本公开实施例的目的在于提供一种数据校验方法和电路、用于产生数据块校验码的方法和设备、数据烧录方法和设备、可编程存储器以及系统级芯片SOC，旨在可以按多行对数据进行统一保护，在有效地提高编码效率的同时，检测电路的设计仅包含简单的地址判断和对数据的异或操作，易于电路实现。

根据本公开的第一方面，提供一种数据校验方法，包括：读取数据块和所述数据块的校验码；根据数据块中每个比特在所述数据块中的地址，将所述数据块的每个比特依次映射到n维空间，且每一维度的数据长度k相同，n和k是正整数；根据映射到所述n维空间的数据块和所述校验码来校验所述数据块，以判断所述数据块中是否存在错误比特；以及当存在错误比特时，输出所述错误比特在所述数据块中的地址。

在一个可能的实施例中，所述根据映射到所述n维空间的数据块和所述校验码来校验所述数据块，以判断所述数据块中是否存在错误比特，包括：根据所述n维空间的数据块中数据与所述校验码确定n维空间的n*k个校验值；根据所述n*k个校验值判断所述数据块中是否存在错误比特。

在一个可能的实施例中，所述根据所述n*k个校验值判断所述数据块中是否存在错误比特，包括：若所述n*k个校验值均为第一设定值，则所述数据块中没有错误比特；若所述n*k个校验值中存在n个校验值为第二设定值，则所述数据块中存在1个错误比特。

在一个可能的实施例中，所述数据块包括多个行，每行包括多个比特，所述数据块中的每个比特的地址为块内行偏移地址和行内比特地址的拼接，若所述n*k个校验值中存在n个校验值p′_x，y为第二设定值，其中x＝n-1，...1，0，y＝y(x)，则输出所述1个错误比特的地址为：{y(n-1)₂，y(n-2)₂，...y(0)₂}，{}表示按照二进制拼接运算。