[发明专利]实现EDFA光输出不中断的结构及控制方法

权利要求书

1.实现EDFA光输出不中断的单FPGA结构，其特征在于：其包括FPGA、DAC电路、外部TEC驱动器和PUMP芯片，FPGA内集成PUMP驱动器和TEC控制器，PUMP驱动器的输出端连接DAC电路的输入端，DAC电路的输出端连接PUMP芯片上集成的PUMP，TEC控制器输出端连接外部TEC驱动器，外部TEC驱动器的输出端连接PUMP芯片上集成的TEC。

2.实现EDFA光输出不中断的单FPGA控制方法，采用了权利要求1所述的实现EDFA光输出不中断的单FPGA结构，其特征在于：单FPGA控制方法其包括以下步骤：

步骤1：暂停FPGA的PUMP驱动器，维持原驱动值不变；

步骤2：停止更新外部TEC控制器，外部TEC接管TEC控制；

步骤3：保存FPGA现场到非易失存储器；

步骤4：启动FPGA重构，FPGA的PIN保持为弱上拉，PUMP驱动无更新；

步骤5：恢复FPGA现场；

步骤6：恢复FPGA的TEC控制；

步骤7：开始更新PUMP驱动值。

3.根据权利要求2所述的实现EDFA光输出不中断的单FPGA控制方法，其特征在于：步骤3中的非易失存储器为外部FLASH器件，FPGA现场内容包括PUMP当前控制值、PUMP驱动值、TEC控制值和VOA设置。

4.实现EDFA光输出不中断的双FPGA结构，其特征在于：其包括主驱动FPGA、备驱动FPGA、DAC电路、外部TEC驱动器和PUMP芯片，主驱动FPGA和备驱动FPGA均内集成PUMP驱动器、TEC控制器和TEC驱动器且TEC控制器和TEC驱动器内部互连，主驱动FPGA和备驱动FPGA的PUMP驱动器的输出端分别连接DAC电路的输入端，DAC电路的输出端连接PUMP芯片上集成的PUMP，主驱动FPGA和备驱动FPGA的TEC驱动器输出端分别连接PUMP芯片上集成的TEC，备驱动FPGA上集成有FPP驱动器，备驱动FPGA通过FPP驱动器连接主驱动并对FPGA进行快速FPGA重构。

5.实现EDFA光输出不中断的双FPGA控制方法，采用了权利要求4所述的实现EDFA光输出不中断的双FPGA结构，其特征在于：双FPGA控制方法包括以下步骤：

步骤1：暂停主驱动FPGA的PUMP驱动器；

步骤2：停止主驱动FPGA的TEC控制器输出三态，启动备驱动FPGA的TEC控制器，维持PUMP温度；

步骤3：将主驱动FPGA的PUMP驱动状态值复制到备驱动FPGA的PUMP驱动器，并启动备驱动FPGA的PUMP驱动器；

步骤4：保存现场到任何存储器件；

步骤5：启动FPP配置，对主驱动FPGA进行重构；

步骤6：恢复主驱动FPGA现场；

步骤6：恢复主驱动FPGA的TEC控制器；

步骤7：启动主驱动FPGA开始更新PUMP驱动值。

6.根据权利要求5所述的实现EDFA光输出不中断的双FPGA控制方法，其特征在于：步骤4中存储器件包括外部SDRAM或备驱动FPGA内部的RAM。