[发明专利]实现EDFA光输出不中断的结构及控制方法

说明书

本发明公开实现EDFA光输出不中断的结构及控制方法，对PUMP驱动和控制结构做出适当调整，实现在FPGA需要更新时由位于（主）FPGA外部的TEC驱动器或者芯片维持对PUMP芯片的驱动控制。本发明在更新主驱动或备驱动FPGA时，对现有业务无任何影响，这既保持了原可伸缩性和可扩展性，又增加了可维护性和可升级性。特别是采用双FPGA结构，利用快速并行FPGA编程方案，可缩减升级时间至20ms数量级。

技术领域

本发明涉及EDFA控制技术领域，尤其涉及实现EDFA光输出不中断的结构及控制方法。

背景技术

在EDFA控制系统中，无论是系统在运行期间，还是在维护期间，维持光驱动泵输出稳定是一个非常关键的指标。如图1所示，目前绝大多数EDFA控制系统，均采用FPGA直接驱动泵(PUMP)方式，该方式具备良好的可伸缩性和可扩展性。但传统EDFA泵直接驱动结构，在FPGA升级时，因FPGA不能维持输出，导致输出光中断，影响业务。

发明内容

本发明的目的在于提供实现EDFA光输出不中断的结构及控制方法。本发明的具体的NTA硬件升级控制结构可分为两类：单FPGA结构和双FPGA结构，可根据应用需求选用合适的结构。

本发明采用的技术方案是：

实现EDFA光输出不中断的单FPGA结构，其包括FPGA、DAC（数模转换）电路、外部TEC驱动器和PUMP芯片，FPGA内集成PUMP驱动器和TEC控制器，PUMP驱动器的输出端连接DAC电路的输入端，DAC电路的输出端连接PUMP芯片上集成的PUMP，TEC控制器输出端连接外部TEC驱动器，外部TEC驱动器的输出端连接PUMP芯片上集成的TEC。

实现EDFA光输出不中断的单FPGA控制方法，其包括以下步骤：

步骤1：暂停PUMP驱动器，此时维持原驱动值不变；

步骤2：停止更新外部TEC控制器。自此后，外部TEC接管TEC控制；

步骤3：保存FPGA现场到非易失存储器，比如外部FLASH器件，内容包括PUMP当前控制值和驱动值，TEC控制值和其它需要保持的值，比如VOA设置；

步骤4：启动FPGA重构。此过程因FPGA的PIN保持为弱上拉，PUMP驱动无更新；

步骤5：恢复现场；

步骤6：恢复TEC控制；

步骤7：开始更新PUMP驱动值。

进一步地，步骤3中的非易失存储器为外部FLASH器件，FPGA现场内容包括PUMP当前控制值、PUMP驱动值、TEC控制值和VOA设置。

实现EDFA光输出不中断的双FPGA结构，其包括主驱动FPGA、备驱动FPGA、DAC电路、外部TEC驱动器和PUMP芯片，主驱动FPGA和备驱动FPGA均内集成PUMP驱动器、TEC控制器和TEC驱动器且TEC控制器和TEC驱动器内部互连，主驱动FPGA和备驱动FPGA的PUMP驱动器的输出端分别连接DAC电路的输入端，DAC电路的输出端连接PUMP芯片上集成的PUMP，主驱动FPGA和备驱动FPGA的TEC驱动器输出端分别连接PUMP芯片上集成的TEC，备驱动FPGA上集成有FPP驱动器，备驱动FPGA通过FPP驱动器连接主驱动并对FPGA进行快速FPGA重构。

实现EDFA光输出不中断的双FPGA控制方法，其包括以下步骤：

步骤1：暂停主PUMP驱动器；

步骤2：停止主TEC控制器，输出三态，启动备TEC控制器，维持PUMP温度；

步骤3：将主PUMP驱动状态值复制到备用PUMP驱动器，并启动备PUMP驱动器；

步骤4：保存现场到任何存储器件，比如外部SDRAM，或备FPGA内部RAM；

步骤5：启动FPP配置，对主驱动FPGA进行重构；

步骤6：恢复主驱动现场；