[发明专利]一种闪存主控芯片及其控制方法、测试方法及存储设备

说明书

本发明涉及存储领域，公开一种闪存主控芯片及其控制方法、测试方法及存储设备，包括：确定物理层的工作状态；根据物理层的工作状态，选通输入通道，输入通道包括物理层可向I/O接口配置第一操作时序的第一数据通道，或者，与物理层连接的控制器可向I/O接口配置第二操作时序的第二数据通道，I/O接口用于连接闪存介质，任一操作时序皆用于控制闪存介质。通过在闪存主控芯片中配置第一数据通道及第二数据通道以协调操作闪存介质，其中，第二数据通道绕过物理层直接由控制器产生第二操作时序至I/O接口以操作闪存介质，从而提高了闪存主控芯片的操作效率。

技术领域

本发明涉及存储领域，特别是涉及一种闪存主控芯片及其控制方法、测试方法及存储设备。

背景技术

以与非(Not-And，简称为“NAND”)闪存颗粒为介质的存储设备(固态硬盘(SolidState Drive，简称为SSD)设备)具有读写时延时间小、功耗低、可以快速随机访问等优点。使用SSD设备搭建高性能存储设备成为目前的主流趋势。

其中，闪存控制器为SSD控制器的重要组成部分，闪存控制器与闪存介质直接连接以操作闪存介质。然而，部分闪存介质对特殊指令会有特殊的时序要求，若闪存控制器要发送特殊指令操作闪存介质，则需要闪存控制器在该发送过程进行多次调节和切换，进而花费了大量时间，影响闪存介质的性能。

发明内容

本发明实施例的一个目的旨在提供一种闪存主控芯片及其控制方法、测试方法及存储设备，其能够提高闪存主控芯片的操作效率。

为了解决上述技术问题，本发明提供以下技术方案：

在第一方面，本发明实施例提供一种闪存主控芯片控制方法，包括：

确定物理层的工作状态；

根据所述物理层的工作状态，选通输入通道，所述输入通道包括所述物理层可向I/O接口配置第一操作时序的第一数据通道，或者，与所述物理层连接的控制器可向I/O接口配置第二操作时序的第二数据通道，所述I/O接口用于连接闪存介质，任一操作时序皆用于控制所述闪存介质。

可选地，所述工作状态包括忙碌状态及空闲状态，所述根据所述物理层的工作状态，选通输入通道包括：

若所述物理层的工作状态为忙碌状态，选通所述第一数据通道；

若所述物理层的工作状态为空闲状态，选通所述第一数据通道或所述第二数据通道。

可选地，还包括：

当选通所述第二数据通道时，为所述I/O接口配置所述第二操作时序，以使所述闪存介质根据所述第二操作时序执行工作特性设置操作；

当检测到所述闪存介质完成工作特性设置操作时，选通第一数据通道，使得所述物理层可向I/O接口配置所述第一操作时序。

可选地，还包括：

控制所述物理层通过所述第一数据通道为所述I/O接口配置第一操作时序或第二操作时序；所述第二操作时序所需的工作时钟频率小于所述物理层产生第一操作时序所需的工作时钟频率。

可选地，控制所述物理层通过所述第一数据通道为所述I/O接口配置第一操作时序或第二操作时序包括：

确定所述物理层的当前工作时钟频率；

若所述当前工作时钟频率大于预设频率切换阈值，控制所述物理层切换当前工作时钟频率至目标工作时钟频率，所述目标工作时钟频率小于或等于所述预设频率切换阈值；

当检测到所述物理层的目标工作时钟频率持续稳定，控制所述物理层完成初始化操作；