[发明专利]布线结构及其制造方法

说明书

一种布线结构包括上部导电结构、下部导电结构、粘合层和至少一个外部导孔。所述上部导电结构包括至少一个介电层和与所述介电层接触的至少一个电路层。所述下部导电结构包括至少一个介电层和与所述介电层接触的至少一个电路层。所述粘合层位于所述上部导电结构与所述下部导电结构之间，以将所述上部导电结构和所述下部导电结构接合在一起。所述外部导孔贯穿所述上部导电结构的至少一部分和所述粘合层，且电连接所述下部导电结构的所述电路层。

技术领域

本公开涉及一种布线结构和一种制造方法，且更特定来说涉及一种布线结构，其包含通过粘合层附接在一起的至少两个导电结构，以及一种用于制造所述布线结构的方法。

背景技术

随着电子工业的快速发展和半导体处理技术的进展，半导体芯片集成数量增加的电子组件，以实现更好的电性能和更多功能。相应地，半导体芯片具备更多的输入/输出(I/O)连接。为了制造包含具有数量增加的I/O连接的半导体芯片的半导体封装，用于承载半导体芯片的半导体衬底的电路层可能相应地增加。因此，半导体衬底的厚度可能相应地增加，并且半导体衬底的良率可能降低。

发明内容

在一些实施例中，一种布线结构包括上部导电结构、下部导电结构、粘合层和至少一个外部导孔。上部导电结构包括至少一个介电层和与介电层接触的至少一个电路层。下部导电结构包括至少一个介电层和与介电层接触的至少一个电路层。粘合层位于上部导电结构与下部导电结构之间，以将上部导电结构和下部导电结构接合在一起。外部导孔贯穿上部导电结构的至少一部分和粘合层，且电连接下部导电结构的电路层。

在一些实施例中，一种用于制造布线结构的方法包括：(a)提供包括至少一个介电层和接触介电层的至少一个电路层的下部导电结构；(b)提供包括至少一个介电层和接触介电层的至少一个电路层的上部导电结构；以及(c)附接上部导电结构于下部导电结构。

附图说明

当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1显示本公开的一些实施例的布线结构的剖视图。

图2显示本公开的一些实施例的布线结构的剖视图。

图2A显示本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。

图2B显示本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。

图2C显示图2A的上部导电结构的基准标记和图2B的下部导电结构的基准标记的组合图像的俯视图。

图2D显示本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。

图2E显示本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。

图2F显示图2D的上部导电结构的基准标记和图2E的下部导电结构的基准标记的组合图像的俯视图。

图2G显示本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。

图2H显示本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。

图2I显示图2G的上部导电结构的基准标记和图2H的下部导电结构的基准标记的组合图像的俯视图。

图3显示封装结构和衬底的接合的剖视图。

图4显示本公开的一些实施例的布线结构的剖视图。

图5显示本公开的一些实施例的布线结构的剖视图。

图6显示封装结构和衬底的接合的剖视图。

图7显示本公开的用于制造布线结构的方法的一些实施例的一或多个阶段。