[发明专利]一种系数可动态配置的任意整数时钟分频方法及实现电路

权利要求书

1.一种时钟分频电路，其特征在于，包括：比较单元、分频系数同步单元、模可置计数器、分频系数单元、偶数分频单元、奇数分频单元和组合单元；

所述比较单元连接分频系数同步单元，用于比较输入分频系数和当前分频系数，当两者不同时输出指示信号；

所述分频系数同步单元连接模可置计数器和分频系数单元，用于对输入的分频系数进行同步处理，对可能异步配置来的分频系数同步到参考时钟域；

所述模可置计数器连接分频系数单元、偶数分频单元、奇数分频单元，用于基于输入的参考时钟进行减计数，当从设定模值减到零后，重新读入分频系数开始减计数；

所述分频系数单元连接偶数分频单元、奇数分频单元，用于存储同步化的分频系数，并由模可置计数器控制写入时刻；

所述偶数分频单元连接组合单元，用于根据计数器的计数值控制输出信号的翻转，输出偶数分频时钟；

所述奇数分频单元连接组合单元，用于根据分频系数和计数值控制产生等占空比奇数分频时钟，且为时序逻辑输出，无毛刺；

所述组合单元，用于将输入的奇分频时钟和偶分频时钟无毛刺的组合输出。

2.根据权利要求1所述的一种时钟分频电路，其特征在于：所述奇数分频单元包括：

控制单元，用于根据模可置计数器和分频系数单元进行多种逻辑比较，输出第一控制信号和第二控制信号；

第一锁存器，用于根据输入的第一控制信号产生扣除部分脉冲的时钟信号；

第二锁存器，用于根据输入的第二控制信号和时钟信号产生最终等占空比的奇分频时钟。

3.根据权利要求1所述的一种时钟分频电路，其特征在于：所述比较单元、分频系数同步单元能够降低亚稳态出现概率。

4.一种时钟分频方法，其特征在于：包括如下步骤：

步骤S1：利用比较单元对输入分频系数和现用分频系数进行比较，当不一致时，输出指示信号；

步骤S2：利用分频系数同步单元对输入的分频系数进行同步处理，对可能异步配置来的分频系数同步到参考时钟域；

步骤S3：采用模可置计数器控制分频系数写入的方法，在计数器清零时更新分频系数单元和自身模值；

步骤S4：采用将奇数分频和偶数分频分开实现的方法，分别得到偶数分频时钟和奇数分频时钟；

步骤S5：将步骤S4得到的奇分频时钟和偶分频时钟经过组合单元进行无毛刺组合，得到目标时钟。

5.根据权利要求4所述的一种时钟分频方法，其特征在于：所述步骤S3中，仅当模可置计数器结束一个分频周期时，才将新的分频系数写入分频系数单元和模可置计数器，保证目标时钟周期的完整性。

6.根据权利要求4所述的一种时钟分频方法，其特征在于：所述步骤S4中，当判断输入分频系数为偶分频时，偶数分频单元工作，奇数分频单元输出长1；当判断分频系数为奇数分频时，奇数分频单元工作，偶数分频单元输出长1。

7.根据权利要求4所述的一种时钟分频方法，其特征在于：所述步骤S4中，奇数分频采用两级锁存器在参考时钟下降沿上均匀扣除脉冲的方法，包括以下步骤：

S401：用分频系数和实时变化的计数值产生第一控制信号和第二控制信号；

S402：用第一控制信号作为第一锁存器的使能信号对参考时钟进行均匀扣除特定脉冲；

S403：用所述步骤S402输出信号作为第二级锁存器的时钟信号，使用第二控制信号对其进行扣除，最后奇数分频时钟由第二锁存器输出，保证无毛刺。