[发明专利]一种系数可动态配置的任意整数时钟分频方法及实现电路

说明书

本发明公开了一种时钟分频电路，包括比较单元、分频系数同步单元、模可置计数器、分频系数单元、偶数分频单元、奇数分频单元和组合单元，偶数分频单元和奇数分频单元分别单独工作，经过组合单元后输出目标时钟。本发明还提供了一种时钟分频方法，包括：分频系数配置变化时，经过同步后传入模可置计数器和分频系数单元；模可置计数器会以此为模重复进行减计数，并在计数器为零时进行更新和控制写入分频系数单元；将奇数分频时钟和偶数分频时钟进行无毛刺的组合，得到目标时钟。采用该时钟分频方法及电路可对参考时钟进行任意整数分频，分频系数可随时动态配置，目标时钟无毛刺且占空比为50％，电路结构简单，占用资源少。

技术领域

本发明属于数字集成电路中的时钟分频领域，尤其是涉及一种系数可动态配置的任意整数时钟分频方法及实现电路。

背景技术

在数字系统设计中，时钟信号是最重要的信号之一，经常需要使用分频器对某个给定频率的时钟信号进行分频操作，得到所需频率的时钟信号。在某些设计中，系统不仅需要简单分频，还需要对频率进行动态调整，并且无毛刺的切换。

为此，实际应用过程中，需要设计各种各样的时钟分频电路。根据分频结果，可以分为奇数分频、偶数分频和分数分频。其中，分数分频产生的时钟占空比大都不是50％，这就可能对收敛时序引入了难度。而占空比为50％的奇数分频大多采用2个模N计数器，分别用时钟的上升沿和下降沿进行触发，再将2个非等占空比信号相与或者相或，来实现等占空比奇数分频。原理很简单，但是组合逻辑产生的信号很容易有毛刺，即所谓的竞争冒险现象。

发明内容

有鉴于此，本发明本发明的主要目的在于提供一种时钟分频方法，使其能实现对参考时钟进行系数可动态配置的任意整数分频，不同分频系数下输出时钟切换无毛刺，并且占空比为50％。

由于偶数分频实现简单，而奇数分频复杂，本发明采用了将奇数分频和偶数分频分离的结构。当配置为偶数分频时，只需要用模可置计数器跟分频系数的比较结果配合一位寄存器即可实现。当分频系数在偶数间变化时，输出的偶分频时钟随之变化，且始终为等占空比。此时，奇数分频单元不工作。

当进行奇数分频时，本发明未采用传统将2个模N计数器分别用时钟上升沿和下降沿触发输出非等占空比信号相与的方法。而是设计了包括控制单元和两个锁存器的电路结构实现，用模可置计数器的值跟分频系数根据特定算法产生第一控制信号和第二控制信号，其中，第一控制信号作为第一锁存器的使能信号对参考时钟的特定脉冲进行扣除，第一锁存器输出的时钟信号再被第二控制信号进行特定扣除，最终得到等占空比的奇分频时钟。当分频系数在奇数间变化时，奇分频时钟可随之无毛刺变化。此时，偶数分频单元不工作。

当分频系数在任意整数间随意变化时，组合单元可控制奇分频时钟和偶分频时钟无毛刺的切换输出，最终输出无毛刺且等占空比的分频时钟。

本发明的另一目的在于提供一种整数分频电路，在使用少量逻辑资源的情况下，完成对参考时钟分频，电路结构简单，降低系统成本。本发明时钟分频电路结构包括：

比较单元，用于比较输入分频系数和现用分频系数，当两者不同时输出指示信号。

分频系数同步器，用于对输入的分频系数进行同步处理，对可能异步配置来的分频系数同步到参考时钟域，防止出现亚稳态；

模可置计数器，用于基于输入的参考时钟进行计数，当从设定模值(即分频系数)减到零后，重新读入分频系数开始减计数；

分频系数单元，用于存储同步化的分频系数，并由模可置计数器2控制写入时刻；

偶数分频单元，用于根据计数器的计数值控制输出信号的翻转，输出偶数分频时钟；

奇数分频单元，用于根据分频系数和计数值控制产生等占空比奇数分频时钟，且为时序逻辑输出，无毛刺；

组合单元，用于将输入的奇分频时钟和偶分频时钟无毛刺的组合输出。