[发明专利]一种连续读写模式下的单口RAM转伪双口RAM的实现方法

说明书

本发明提供一种连续读写模式下的单口RAM转伪双口RAM的实现方法，所述实现方法由一片FPGA芯片和一片单口RAM实现，所述单口RAM选用IS61WV102416BLL，所述FPGA芯片选用EP4CE15F17C8，所述FPGA芯片内设置有读驱动模块、写驱动模块、仲裁模块、读取FIFO模块和写入FIFO模块，该连续读写模式下的单口RAM转伪双口RAM的实现方法设计合理，利用一片单口RAM，通过FPGA芯片的读取FIFO模块和写入FIFO模块进行读写数据的缓存，并加入仲裁机制进行数据线和地址线的分时复用，实现伪双口RAM的目的。

技术领域

本发明属于电子技术领域，特别涉及一种连续读写模式下的单口RAM转伪双口RAM的实现方法。

背景技术

随着电子技术的迅速发展，大量的高速数据采集和在线测试对现代工业测控系统和仪器仪表的功能和性能提更高要求，CPU并行工作方式得到了广泛应用，为了使2个控制器能够快速有效的交换信息，充分利用系统资源，采用双口RAM实现存储器共享是目前较为流行的方法，双口RAM可以很好的解决并行性和速度的问题。

双口RAM是在1个单口RAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对其进行随机性访问的存储器，即共享式多端口存储器。目前，大容量的双口RAM成本较高，目前市面上大容量的双口RAM由于生产成本和工艺的原因，价格一般都比较高。单口RAM价格相对便宜，但是只有一套数据总线和地址总线，只能连接单个处理器，并且读写必须分开操作，对数据的存取速度有极大的限制，为此，本发明提出一种连续读写模式下的单口RAM转伪双口RAM的实现方法。

发明内容

为了解决现有技术存在的问题，本发明提供了一种连续读写模式下的单口RAM转伪双口RAM的实现方法，该连续读写模式下的单口RAM转伪双口RAM的实现方法设计合理，利用一片单口RAM，通过FPGA芯片的读取FIFO模块和写入FIFO模块进行读写数据的缓存，并加入仲裁机制进行数据线和地址线的分时复用，充分利用总线资源，实现伪双口RAM的目的。

为了实现上述目的，本发明是通过如下的技术方案来实现：一种连续读写模式下的单口RAM转伪双口RAM的实现方法，所述实现方法由一片FPGA芯片和一片单口RAM实现，所述单口RAM选用IS61WV102416BLL，所述FPGA芯片选用EP4CE15F17C8，所述FPGA芯片内设置有读驱动模块、写驱动模块、仲裁模块、读取FIFO模块和写入FIFO模块，利用一片单口RAM，通过FPGA芯片的读取FIFO模块和写入FIFO模块进行读写数据的缓存，并加入仲裁机制进行数据线和地址线的分时复用，实现伪双口RAM的目的，具体实现方法如下：

①读写驱动模块：读写驱动模块直连IS61WV102416BLL，实现单口RAM的读写时序，完成底层驱动；

②仲裁模块：仲裁模块的主要功能是根据读取FIFO模块和写入FIFO模块的读写需求和读写总线的占用情况，合理调度分配单口RAM的总线资源，进行分时复用，其工作原理如下：在读取FIFO模块和写入FIFO模块中设置多个近空和近满阈值，读取FIFO模块随着外部接口将数据读出，读取FIFO模块内部的缓存数据越来越少，缓存数据量低于不同的阈值时向仲裁模块发送不同优先等级的读请求信号，同理，写入FIFO模块随着外部接口将数据写入，写入FIFO模块内部的缓存数据越来越多，缓存数据量高于不同的阈值时向仲裁模块发送不同优先等级的写请求信号，仲裁模块根据读写请求信号的优先等级，分配不同的时间片资源去读写单口RAM；

③读取FIFO模块和写入FIFO模块：读取FIFO模块和写入FIFO模块对外扩展了一套数据总线和地址总线，实现了伪双口RAM的接口，可以满足两个处理器分别对它进行读和写，并且，读取FIFO模块和写入FIFO模块能够对外部的读写数据进行缓冲，保证数据读写的实时性和并行性，这两个模块会监测内部缓存的数据量，并向仲裁模块发送不同优先级的请求，保证读写过程不被阻塞。