[发明专利]硬件脱扣保护事件记录电路及断路器

权利要求书

1.一种硬件脱扣保护事件记录电路，其特征在于，包括：

硬件脱扣输出状态触发电路，用于将硬件脱扣信号转化为可控硅控制信号；

硬件脱扣状态输出锁存电路，其包含一可控硅，所述可控硅在接收到硬件脱扣输出状态触发电路输出的可控硅控制信号后进入导通状态，可控硅的阳极被锁存为表征硬件脱扣保护事件发生的低电平状态。

2.如权利要求1所述硬件脱扣保护事件记录电路，其特征在于，还包括锁存状态复位电路，用于发出复位信号，使所述可控硅恢复至截止状态。

3.如权利要求1或2所述硬件脱扣保护事件记录电路，其特征在于，所述硬件脱扣输出状态触发电路包括：电阻R1～R4、电容C1、MOS管V1和三极管V2，电阻R2与电容C1并联而成的并联电路一端与电阻R1的一端、MOS管V1的栅极连接，所述并联电路的另一端与MOS管V1的源极连接后接地，电阻R1的另一端接硬件脱扣信号，MOS管V1的漏极与电阻R3的一端、电阻R4的一端连接，电阻R3的另一端连接电源VCC、三极管V2的发射极，电阻R4的另一端连接三极管V2的基极，三极管V2的集电极作为可控硅控制信号输出端。

4.如权利要求1或2所述硬件脱扣保护事件记录电路，其特征在于，所述硬件脱扣状态输出锁存电路包括：电阻R5～R7、可控硅D2、电容C2，电阻R6与电容C2并联而成的并联电路一端与电阻R5一端、可控硅D2的控制极连接，所述并联电路的另一端接地，电阻R5的另一端连接硬件脱扣输出状态触发电路的可控硅控制信号输出端，可控硅D2的阳极经电阻R7与电源VCC相连接，可控硅D2的阴极接地。

5.如权利要求2所述硬件脱扣保护事件记录电路，其特征在于，所述锁存状态复位电路包括：电阻R8、电阻R9、电容C3、MOS管V3，电阻R8与电容C3并联而成的并联电路一端与MOS管V3的栅极、电阻R9的一端连接，所述并联电路的另一端与MOS管V3的源极连接后接地，电阻R9的另一端接复位信号，MOS管V3的漏极接所述可控硅的阳极。

6.一种断路器，包括智能控制器和硬件脱扣装置，其特征在于，所述断路器还包括如权利要求1～5任一项所述硬件脱扣保护事件记录电路。

7.如权利要求6所述断路器，其特征在于，还包括用于判断是否存在辅助电源的辅助电源判断电路。

8.如权利要求7所述断路器，其特征在于，所述辅助电源判断电路包括：电阻R10～R13、稳压二极管V3、三极管V4，三极管V4的集电极与电阻R10的一端、电阻R11的一端连接，电阻R10的另一端为辅助电源判断电路输出端，电阻R11的另一端连接电源VCC，三极管V4的栅极与电阻R12的一端、稳压二极管V3的阳极连接，电阻R12的另一端与三极管V4的发射极连接后接地，稳压二极管V3的阴极经由电阻R13连接辅助电源输入Vs。