[发明专利]硬件脱扣保护事件记录电路及断路器

说明书

本发明公开了一种硬件脱扣保护事件记录电路，包括：硬件脱扣输出状态触发电路，用于将硬件脱扣信号转化为可控硅控制信号；硬件脱扣状态输出锁存电路，其包含一可控硅，所述可控硅在接收到硬件脱扣输出状态触发电路输出的可控硅控制信号后进入导通状态，可控硅的阳极被锁存为表征硬件脱扣保护事件发生的低电平状态。本发明还公开了一种断路器。本发明可及时有效地记录类似HSISC保护这样的硬件脱扣保护事件。

技术领域

本发明涉及一种硬件脱扣保护事件记录电路，属于低压电器技术领域。

背景技术

在低压配电系统中，智能型断路器控制器是以微处理器为核心，通过信号采集、数据处理、故障诊断来实现断路器的保护、测量以及监控功能，因此通常情况下断路器的过载或者短路保护功能一般由微处理器执行。但是，为了提高保护能力和拓展应用领域，许多智能型断路器还具备接通电流脱扣器（MCR，Making Current Release）和高设定值短路瞬动保护（HSISC，High Set Instantaneous Shortcurrent）功能，特别是HSISC保护功能，其设置的目的是当Icu（断路器额定极限短路分断能力）> Icw（断路器额定短时耐受电流）时为保护断路器而提供的后备保护，防止开关承载超过极限分断能力的电流，要求保护动作越快越好。因此，HSISC保护一般由纯硬件电路完成，显然硬件电路较由微处理器执行的软件保护动作要快。

在某些情况下，例如智能型断路器控制器无辅助电源时，智能型断路器控制器的供电通常由其铁芯电流互感器感应获取，当线路运行电流很小或者基本没有时智能型断路器控制器还不能正常工作，此时如果突然发生短路故障，并且短路电流大到足以使HSISC保护起作用，控制器会在10ms内发出脱扣指令，从而快速地分断断路器，但是此时智能型断路器控制器内部的微处理器由于电源上电、复位及初始化等需消耗一定的时间（一般大于20ms），此时微处理器还没开始正常工作，因此不能将控制器HSISC保护发出的脱扣指令进行记录或存储，即当断路器在上电瞬间断路器脱扣，在断路器智能控制器上查询不到故障。

发明内容

本发明所要解决的技术问题在于克服现有技术所存在的不足，提供一种硬件脱扣保护事件记录电路，可及时有效地记录类似HSISC保护这样的硬件脱扣保护事件。

本发明具体采用以下技术方案解决上述技术问题：

一种硬件脱扣保护事件记录电路，包括：

硬件脱扣输出状态触发电路，用于将硬件脱扣信号转化为可控硅控制信号；

硬件脱扣状态输出锁存电路，其包含一可控硅，所述可控硅在接收到硬件脱扣输出状态触发电路输出的可控硅控制信号后进入导通状态，可控硅的阳极被锁存为表征硬件脱扣保护事件发生的低电平状态。

进一步地，所述硬件脱扣保护事件记录电路还包括锁存状态复位电路，用于发出复位信号，使所述可控硅恢复至截止状态。

优选地，所述硬件脱扣输出状态触发电路包括：电阻R1～R4、电容C1、MOS管V1和三极管V2，电阻R2与电容C1并联而成的并联电路一端与电阻R1的一端、MOS管V1的栅极连接，所述并联电路的另一端与MOS管V1的源极连接后接地，电阻R1的另一端接硬件脱扣信号，MOS管V1的漏极与电阻R3的一端、电阻R4的一端连接，电阻R3的另一端连接电源VCC、三极管V2的发射极，电阻R4的另一端连接三极管V2的基极，三极管V2的集电极作为可控硅控制信号输出端。

优选地，所述硬件脱扣状态输出锁存电路包括：电阻R5～R7、可控硅D2、电容C2，电阻R6与电容C2并联而成的并联电路一端与电阻R5一端、可控硅D2的控制极连接，所述并联电路的另一端接地，电阻R5的另一端连接硬件脱扣输出状态触发电路的可控硅控制信号输出端，可控硅D2的阳极经电阻R7与电源VCC相连接，可控硅D2的阴极接地。